blob: 79eae0256dbdf1d37ecb0acd6a7fe9aaa584486c [file] [log] [blame]
/*
* Copyright (C) 2020 Advanced Micro Devices, Inc.
*
* Permission is hereby granted, free of charge, to any person obtaining a
* copy of this software and associated documentation files (the "Software"),
* to deal in the Software without restriction, including without limitation
* the rights to use, copy, modify, merge, publish, distribute, sublicense,
* and/or sell copies of the Software, and to permit persons to whom the
* Software is furnished to do so, subject to the following conditions:
*
* The above copyright notice and this permission notice shall be included
* in all copies or substantial portions of the Software.
*
* THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
* OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
* FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
* THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN
* AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
* CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
*/
#ifndef _nbio_7_2_0_OFFSET_HEADER
#define _nbio_7_2_0_OFFSET_HEADER
// addressBlock: nbio_nbif0_bif_cfg_dev0_rc_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_RC_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_RC_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_RC_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_RC_STATUS 0x0006
#define cfgBIF_CFG_DEV0_RC_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_RC_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_RC_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_RC_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_RC_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_RC_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_RC_HEADER 0x000e
#define cfgBIF_CFG_DEV0_RC_BIST 0x000f
#define cfgBIF_CFG_DEV0_RC_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_RC_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_RC_SUB_BUS_NUMBER_LATENCY 0x0018
#define cfgBIF_CFG_DEV0_RC_IO_BASE_LIMIT 0x001c
#define cfgBIF_CFG_DEV0_RC_SECONDARY_STATUS 0x001e
#define cfgBIF_CFG_DEV0_RC_MEM_BASE_LIMIT 0x0020
#define cfgBIF_CFG_DEV0_RC_PREF_BASE_LIMIT 0x0024
#define cfgBIF_CFG_DEV0_RC_PREF_BASE_UPPER 0x0028
#define cfgBIF_CFG_DEV0_RC_PREF_LIMIT_UPPER 0x002c
#define cfgBIF_CFG_DEV0_RC_IO_BASE_LIMIT_HI 0x0030
#define cfgBIF_CFG_DEV0_RC_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_RC_ROM_BASE_ADDR 0x0038
#define cfgBIF_CFG_DEV0_RC_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_RC_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_RC_IRQ_BRIDGE_CNTL 0x003e
#define cfgBIF_CFG_DEV0_RC_EXT_BRIDGE_CNTL 0x0040
#define cfgBIF_CFG_DEV0_RC_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_RC_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_RC_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_RC_PCIE_CAP_LIST 0x0058
#define cfgBIF_CFG_DEV0_RC_PCIE_CAP 0x005a
#define cfgBIF_CFG_DEV0_RC_DEVICE_CAP 0x005c
#define cfgBIF_CFG_DEV0_RC_DEVICE_CNTL 0x0060
#define cfgBIF_CFG_DEV0_RC_DEVICE_STATUS 0x0062
#define cfgBIF_CFG_DEV0_RC_LINK_CAP 0x0064
#define cfgBIF_CFG_DEV0_RC_LINK_CNTL 0x0068
#define cfgBIF_CFG_DEV0_RC_LINK_STATUS 0x006a
#define cfgBIF_CFG_DEV0_RC_SLOT_CAP 0x006c
#define cfgBIF_CFG_DEV0_RC_SLOT_CNTL 0x0070
#define cfgBIF_CFG_DEV0_RC_SLOT_STATUS 0x0072
#define cfgBIF_CFG_DEV0_RC_ROOT_CNTL 0x0074
#define cfgBIF_CFG_DEV0_RC_ROOT_CAP 0x0076
#define cfgBIF_CFG_DEV0_RC_ROOT_STATUS 0x0078
#define cfgBIF_CFG_DEV0_RC_DEVICE_CAP2 0x007c
#define cfgBIF_CFG_DEV0_RC_DEVICE_CNTL2 0x0080
#define cfgBIF_CFG_DEV0_RC_DEVICE_STATUS2 0x0082
#define cfgBIF_CFG_DEV0_RC_LINK_CAP2 0x0084
#define cfgBIF_CFG_DEV0_RC_LINK_CNTL2 0x0088
#define cfgBIF_CFG_DEV0_RC_LINK_STATUS2 0x008a
#define cfgBIF_CFG_DEV0_RC_SLOT_CAP2 0x008c
#define cfgBIF_CFG_DEV0_RC_SLOT_CNTL2 0x0090
#define cfgBIF_CFG_DEV0_RC_SLOT_STATUS2 0x0092
#define cfgBIF_CFG_DEV0_RC_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_RC_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_RC_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_RC_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_RC_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_RC_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_RC_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_RC_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_RC_SSID_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_RC_SSID_CAP 0x00c4
#define cfgBIF_CFG_DEV0_RC_MSI_MAP_CAP_LIST 0x00c8
#define cfgBIF_CFG_DEV0_RC_MSI_MAP_CAP 0x00ca
#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_RC_PCIE_VC_ENH_CAP_LIST 0x0110
#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CAP_REG1 0x0114
#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CAP_REG2 0x0118
#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CNTL 0x011c
#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_STATUS 0x011e
#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_CAP 0x0120
#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_CNTL 0x0124
#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_STATUS 0x012a
#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_CAP 0x012c
#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_CNTL 0x0130
#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_STATUS 0x0136
#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x0140
#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_DW1 0x0144
#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_DW2 0x0148
#define cfgBIF_CFG_DEV0_RC_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_RC_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_RC_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_RC_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_RC_PCIE_ROOT_ERR_CMD 0x017c
#define cfgBIF_CFG_DEV0_RC_PCIE_ROOT_ERR_STATUS 0x0180
#define cfgBIF_CFG_DEV0_RC_PCIE_ERR_SRC_ID 0x0184
#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_RC_PCIE_SECONDARY_ENH_CAP_LIST 0x0270
#define cfgBIF_CFG_DEV0_RC_PCIE_LINK_CNTL3 0x0274
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_ERROR_STATUS 0x0278
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_0_EQUALIZATION_CNTL 0x027c
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_1_EQUALIZATION_CNTL 0x027e
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_2_EQUALIZATION_CNTL 0x0280
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_3_EQUALIZATION_CNTL 0x0282
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_4_EQUALIZATION_CNTL 0x0284
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_5_EQUALIZATION_CNTL 0x0286
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_6_EQUALIZATION_CNTL 0x0288
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_7_EQUALIZATION_CNTL 0x028a
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_8_EQUALIZATION_CNTL 0x028c
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_9_EQUALIZATION_CNTL 0x028e
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_10_EQUALIZATION_CNTL 0x0290
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_11_EQUALIZATION_CNTL 0x0292
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_12_EQUALIZATION_CNTL 0x0294
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_13_EQUALIZATION_CNTL 0x0296
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_14_EQUALIZATION_CNTL 0x0298
#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_15_EQUALIZATION_CNTL 0x029a
#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_RC_PCIE_DLF_ENH_CAP_LIST 0x0400
#define cfgBIF_CFG_DEV0_RC_DATA_LINK_FEATURE_CAP 0x0404
#define cfgBIF_CFG_DEV0_RC_DATA_LINK_FEATURE_STATUS 0x0408
#define cfgBIF_CFG_DEV0_RC_PCIE_PHY_16GT_ENH_CAP_LIST 0x0410
#define cfgBIF_CFG_DEV0_RC_LINK_CAP_16GT 0x0414
#define cfgBIF_CFG_DEV0_RC_LINK_CNTL_16GT 0x0418
#define cfgBIF_CFG_DEV0_RC_LINK_STATUS_16GT 0x041c
#define cfgBIF_CFG_DEV0_RC_LOCAL_PARITY_MISMATCH_STATUS_16GT 0x0420
#define cfgBIF_CFG_DEV0_RC_RTM1_PARITY_MISMATCH_STATUS_16GT 0x0424
#define cfgBIF_CFG_DEV0_RC_RTM2_PARITY_MISMATCH_STATUS_16GT 0x0428
#define cfgBIF_CFG_DEV0_RC_LANE_0_EQUALIZATION_CNTL_16GT 0x0430
#define cfgBIF_CFG_DEV0_RC_LANE_1_EQUALIZATION_CNTL_16GT 0x0431
#define cfgBIF_CFG_DEV0_RC_LANE_2_EQUALIZATION_CNTL_16GT 0x0432
#define cfgBIF_CFG_DEV0_RC_LANE_3_EQUALIZATION_CNTL_16GT 0x0433
#define cfgBIF_CFG_DEV0_RC_LANE_4_EQUALIZATION_CNTL_16GT 0x0434
#define cfgBIF_CFG_DEV0_RC_LANE_5_EQUALIZATION_CNTL_16GT 0x0435
#define cfgBIF_CFG_DEV0_RC_LANE_6_EQUALIZATION_CNTL_16GT 0x0436
#define cfgBIF_CFG_DEV0_RC_LANE_7_EQUALIZATION_CNTL_16GT 0x0437
#define cfgBIF_CFG_DEV0_RC_LANE_8_EQUALIZATION_CNTL_16GT 0x0438
#define cfgBIF_CFG_DEV0_RC_LANE_9_EQUALIZATION_CNTL_16GT 0x0439
#define cfgBIF_CFG_DEV0_RC_LANE_10_EQUALIZATION_CNTL_16GT 0x043a
#define cfgBIF_CFG_DEV0_RC_LANE_11_EQUALIZATION_CNTL_16GT 0x043b
#define cfgBIF_CFG_DEV0_RC_LANE_12_EQUALIZATION_CNTL_16GT 0x043c
#define cfgBIF_CFG_DEV0_RC_LANE_13_EQUALIZATION_CNTL_16GT 0x043d
#define cfgBIF_CFG_DEV0_RC_LANE_14_EQUALIZATION_CNTL_16GT 0x043e
#define cfgBIF_CFG_DEV0_RC_LANE_15_EQUALIZATION_CNTL_16GT 0x043f
#define cfgBIF_CFG_DEV0_RC_PCIE_MARGINING_ENH_CAP_LIST 0x0440
#define cfgBIF_CFG_DEV0_RC_MARGINING_PORT_CAP 0x0444
#define cfgBIF_CFG_DEV0_RC_MARGINING_PORT_STATUS 0x0446
#define cfgBIF_CFG_DEV0_RC_LANE_0_MARGINING_LANE_CNTL 0x0448
#define cfgBIF_CFG_DEV0_RC_LANE_0_MARGINING_LANE_STATUS 0x044a
#define cfgBIF_CFG_DEV0_RC_LANE_1_MARGINING_LANE_CNTL 0x044c
#define cfgBIF_CFG_DEV0_RC_LANE_1_MARGINING_LANE_STATUS 0x044e
#define cfgBIF_CFG_DEV0_RC_LANE_2_MARGINING_LANE_CNTL 0x0450
#define cfgBIF_CFG_DEV0_RC_LANE_2_MARGINING_LANE_STATUS 0x0452
#define cfgBIF_CFG_DEV0_RC_LANE_3_MARGINING_LANE_CNTL 0x0454
#define cfgBIF_CFG_DEV0_RC_LANE_3_MARGINING_LANE_STATUS 0x0456
#define cfgBIF_CFG_DEV0_RC_LANE_4_MARGINING_LANE_CNTL 0x0458
#define cfgBIF_CFG_DEV0_RC_LANE_4_MARGINING_LANE_STATUS 0x045a
#define cfgBIF_CFG_DEV0_RC_LANE_5_MARGINING_LANE_CNTL 0x045c
#define cfgBIF_CFG_DEV0_RC_LANE_5_MARGINING_LANE_STATUS 0x045e
#define cfgBIF_CFG_DEV0_RC_LANE_6_MARGINING_LANE_CNTL 0x0460
#define cfgBIF_CFG_DEV0_RC_LANE_6_MARGINING_LANE_STATUS 0x0462
#define cfgBIF_CFG_DEV0_RC_LANE_7_MARGINING_LANE_CNTL 0x0464
#define cfgBIF_CFG_DEV0_RC_LANE_7_MARGINING_LANE_STATUS 0x0466
#define cfgBIF_CFG_DEV0_RC_LANE_8_MARGINING_LANE_CNTL 0x0468
#define cfgBIF_CFG_DEV0_RC_LANE_8_MARGINING_LANE_STATUS 0x046a
#define cfgBIF_CFG_DEV0_RC_LANE_9_MARGINING_LANE_CNTL 0x046c
#define cfgBIF_CFG_DEV0_RC_LANE_9_MARGINING_LANE_STATUS 0x046e
#define cfgBIF_CFG_DEV0_RC_LANE_10_MARGINING_LANE_CNTL 0x0470
#define cfgBIF_CFG_DEV0_RC_LANE_10_MARGINING_LANE_STATUS 0x0472
#define cfgBIF_CFG_DEV0_RC_LANE_11_MARGINING_LANE_CNTL 0x0474
#define cfgBIF_CFG_DEV0_RC_LANE_11_MARGINING_LANE_STATUS 0x0476
#define cfgBIF_CFG_DEV0_RC_LANE_12_MARGINING_LANE_CNTL 0x0478
#define cfgBIF_CFG_DEV0_RC_LANE_12_MARGINING_LANE_STATUS 0x047a
#define cfgBIF_CFG_DEV0_RC_LANE_13_MARGINING_LANE_CNTL 0x047c
#define cfgBIF_CFG_DEV0_RC_LANE_13_MARGINING_LANE_STATUS 0x047e
#define cfgBIF_CFG_DEV0_RC_LANE_14_MARGINING_LANE_CNTL 0x0480
#define cfgBIF_CFG_DEV0_RC_LANE_14_MARGINING_LANE_STATUS 0x0482
#define cfgBIF_CFG_DEV0_RC_LANE_15_MARGINING_LANE_CNTL 0x0484
#define cfgBIF_CFG_DEV0_RC_LANE_15_MARGINING_LANE_STATUS 0x0486
// addressBlock: nbio_nbif0_bif_cfg_dev1_rc_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV1_RC_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV1_RC_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV1_RC_COMMAND 0x0004
#define cfgBIF_CFG_DEV1_RC_STATUS 0x0006
#define cfgBIF_CFG_DEV1_RC_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV1_RC_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV1_RC_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV1_RC_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV1_RC_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV1_RC_LATENCY 0x000d
#define cfgBIF_CFG_DEV1_RC_HEADER 0x000e
#define cfgBIF_CFG_DEV1_RC_BIST 0x000f
#define cfgBIF_CFG_DEV1_RC_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV1_RC_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV1_RC_SUB_BUS_NUMBER_LATENCY 0x0018
#define cfgBIF_CFG_DEV1_RC_IO_BASE_LIMIT 0x001c
#define cfgBIF_CFG_DEV1_RC_SECONDARY_STATUS 0x001e
#define cfgBIF_CFG_DEV1_RC_MEM_BASE_LIMIT 0x0020
#define cfgBIF_CFG_DEV1_RC_PREF_BASE_LIMIT 0x0024
#define cfgBIF_CFG_DEV1_RC_PREF_BASE_UPPER 0x0028
#define cfgBIF_CFG_DEV1_RC_PREF_LIMIT_UPPER 0x002c
#define cfgBIF_CFG_DEV1_RC_IO_BASE_LIMIT_HI 0x0030
#define cfgBIF_CFG_DEV1_RC_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV1_RC_ROM_BASE_ADDR 0x0038
#define cfgBIF_CFG_DEV1_RC_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV1_RC_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV1_RC_IRQ_BRIDGE_CNTL 0x003e
#define cfgBIF_CFG_DEV1_RC_EXT_BRIDGE_CNTL 0x0040
#define cfgBIF_CFG_DEV1_RC_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV1_RC_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV1_RC_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV1_RC_PCIE_CAP_LIST 0x0058
#define cfgBIF_CFG_DEV1_RC_PCIE_CAP 0x005a
#define cfgBIF_CFG_DEV1_RC_DEVICE_CAP 0x005c
#define cfgBIF_CFG_DEV1_RC_DEVICE_CNTL 0x0060
#define cfgBIF_CFG_DEV1_RC_DEVICE_STATUS 0x0062
#define cfgBIF_CFG_DEV1_RC_LINK_CAP 0x0064
#define cfgBIF_CFG_DEV1_RC_LINK_CNTL 0x0068
#define cfgBIF_CFG_DEV1_RC_LINK_STATUS 0x006a
#define cfgBIF_CFG_DEV1_RC_SLOT_CAP 0x006c
#define cfgBIF_CFG_DEV1_RC_SLOT_CNTL 0x0070
#define cfgBIF_CFG_DEV1_RC_SLOT_STATUS 0x0072
#define cfgBIF_CFG_DEV1_RC_ROOT_CNTL 0x0074
#define cfgBIF_CFG_DEV1_RC_ROOT_CAP 0x0076
#define cfgBIF_CFG_DEV1_RC_ROOT_STATUS 0x0078
#define cfgBIF_CFG_DEV1_RC_DEVICE_CAP2 0x007c
#define cfgBIF_CFG_DEV1_RC_DEVICE_CNTL2 0x0080
#define cfgBIF_CFG_DEV1_RC_DEVICE_STATUS2 0x0082
#define cfgBIF_CFG_DEV1_RC_LINK_CAP2 0x0084
#define cfgBIF_CFG_DEV1_RC_LINK_CNTL2 0x0088
#define cfgBIF_CFG_DEV1_RC_LINK_STATUS2 0x008a
#define cfgBIF_CFG_DEV1_RC_SLOT_CAP2 0x008c
#define cfgBIF_CFG_DEV1_RC_SLOT_CNTL2 0x0090
#define cfgBIF_CFG_DEV1_RC_SLOT_STATUS2 0x0092
#define cfgBIF_CFG_DEV1_RC_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV1_RC_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV1_RC_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV1_RC_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV1_RC_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV1_RC_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV1_RC_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV1_RC_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV1_RC_SSID_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV1_RC_SSID_CAP 0x00c4
#define cfgBIF_CFG_DEV1_RC_MSI_MAP_CAP_LIST 0x00c8
#define cfgBIF_CFG_DEV1_RC_MSI_MAP_CAP 0x00ca
#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV1_RC_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV1_RC_PCIE_VC_ENH_CAP_LIST 0x0110
#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_CAP_REG1 0x0114
#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_CAP_REG2 0x0118
#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_CNTL 0x011c
#define cfgBIF_CFG_DEV1_RC_PCIE_PORT_VC_STATUS 0x011e
#define cfgBIF_CFG_DEV1_RC_PCIE_VC0_RESOURCE_CAP 0x0120
#define cfgBIF_CFG_DEV1_RC_PCIE_VC0_RESOURCE_CNTL 0x0124
#define cfgBIF_CFG_DEV1_RC_PCIE_VC0_RESOURCE_STATUS 0x012a
#define cfgBIF_CFG_DEV1_RC_PCIE_VC1_RESOURCE_CAP 0x012c
#define cfgBIF_CFG_DEV1_RC_PCIE_VC1_RESOURCE_CNTL 0x0130
#define cfgBIF_CFG_DEV1_RC_PCIE_VC1_RESOURCE_STATUS 0x0136
#define cfgBIF_CFG_DEV1_RC_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x0140
#define cfgBIF_CFG_DEV1_RC_PCIE_DEV_SERIAL_NUM_DW1 0x0144
#define cfgBIF_CFG_DEV1_RC_PCIE_DEV_SERIAL_NUM_DW2 0x0148
#define cfgBIF_CFG_DEV1_RC_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV1_RC_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV1_RC_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV1_RC_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV1_RC_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV1_RC_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV1_RC_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV1_RC_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV1_RC_PCIE_ROOT_ERR_CMD 0x017c
#define cfgBIF_CFG_DEV1_RC_PCIE_ROOT_ERR_STATUS 0x0180
#define cfgBIF_CFG_DEV1_RC_PCIE_ERR_SRC_ID 0x0184
#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV1_RC_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV1_RC_PCIE_SECONDARY_ENH_CAP_LIST 0x0270
#define cfgBIF_CFG_DEV1_RC_PCIE_LINK_CNTL3 0x0274
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_ERROR_STATUS 0x0278
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_0_EQUALIZATION_CNTL 0x027c
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_1_EQUALIZATION_CNTL 0x027e
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_2_EQUALIZATION_CNTL 0x0280
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_3_EQUALIZATION_CNTL 0x0282
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_4_EQUALIZATION_CNTL 0x0284
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_5_EQUALIZATION_CNTL 0x0286
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_6_EQUALIZATION_CNTL 0x0288
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_7_EQUALIZATION_CNTL 0x028a
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_8_EQUALIZATION_CNTL 0x028c
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_9_EQUALIZATION_CNTL 0x028e
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_10_EQUALIZATION_CNTL 0x0290
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_11_EQUALIZATION_CNTL 0x0292
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_12_EQUALIZATION_CNTL 0x0294
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_13_EQUALIZATION_CNTL 0x0296
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_14_EQUALIZATION_CNTL 0x0298
#define cfgBIF_CFG_DEV1_RC_PCIE_LANE_15_EQUALIZATION_CNTL 0x029a
#define cfgBIF_CFG_DEV1_RC_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV1_RC_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV1_RC_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV1_RC_PCIE_DLF_ENH_CAP_LIST 0x0400
#define cfgBIF_CFG_DEV1_RC_DATA_LINK_FEATURE_CAP 0x0404
#define cfgBIF_CFG_DEV1_RC_DATA_LINK_FEATURE_STATUS 0x0408
#define cfgBIF_CFG_DEV1_RC_PCIE_PHY_16GT_ENH_CAP_LIST 0x0410
#define cfgBIF_CFG_DEV1_RC_LINK_CAP_16GT 0x0414
#define cfgBIF_CFG_DEV1_RC_LINK_CNTL_16GT 0x0418
#define cfgBIF_CFG_DEV1_RC_LINK_STATUS_16GT 0x041c
#define cfgBIF_CFG_DEV1_RC_LOCAL_PARITY_MISMATCH_STATUS_16GT 0x0420
#define cfgBIF_CFG_DEV1_RC_RTM1_PARITY_MISMATCH_STATUS_16GT 0x0424
#define cfgBIF_CFG_DEV1_RC_RTM2_PARITY_MISMATCH_STATUS_16GT 0x0428
#define cfgBIF_CFG_DEV1_RC_LANE_0_EQUALIZATION_CNTL_16GT 0x0430
#define cfgBIF_CFG_DEV1_RC_LANE_1_EQUALIZATION_CNTL_16GT 0x0431
#define cfgBIF_CFG_DEV1_RC_LANE_2_EQUALIZATION_CNTL_16GT 0x0432
#define cfgBIF_CFG_DEV1_RC_LANE_3_EQUALIZATION_CNTL_16GT 0x0433
#define cfgBIF_CFG_DEV1_RC_LANE_4_EQUALIZATION_CNTL_16GT 0x0434
#define cfgBIF_CFG_DEV1_RC_LANE_5_EQUALIZATION_CNTL_16GT 0x0435
#define cfgBIF_CFG_DEV1_RC_LANE_6_EQUALIZATION_CNTL_16GT 0x0436
#define cfgBIF_CFG_DEV1_RC_LANE_7_EQUALIZATION_CNTL_16GT 0x0437
#define cfgBIF_CFG_DEV1_RC_LANE_8_EQUALIZATION_CNTL_16GT 0x0438
#define cfgBIF_CFG_DEV1_RC_LANE_9_EQUALIZATION_CNTL_16GT 0x0439
#define cfgBIF_CFG_DEV1_RC_LANE_10_EQUALIZATION_CNTL_16GT 0x043a
#define cfgBIF_CFG_DEV1_RC_LANE_11_EQUALIZATION_CNTL_16GT 0x043b
#define cfgBIF_CFG_DEV1_RC_LANE_12_EQUALIZATION_CNTL_16GT 0x043c
#define cfgBIF_CFG_DEV1_RC_LANE_13_EQUALIZATION_CNTL_16GT 0x043d
#define cfgBIF_CFG_DEV1_RC_LANE_14_EQUALIZATION_CNTL_16GT 0x043e
#define cfgBIF_CFG_DEV1_RC_LANE_15_EQUALIZATION_CNTL_16GT 0x043f
#define cfgBIF_CFG_DEV1_RC_PCIE_MARGINING_ENH_CAP_LIST 0x0440
#define cfgBIF_CFG_DEV1_RC_MARGINING_PORT_CAP 0x0444
#define cfgBIF_CFG_DEV1_RC_MARGINING_PORT_STATUS 0x0446
#define cfgBIF_CFG_DEV1_RC_LANE_0_MARGINING_LANE_CNTL 0x0448
#define cfgBIF_CFG_DEV1_RC_LANE_0_MARGINING_LANE_STATUS 0x044a
#define cfgBIF_CFG_DEV1_RC_LANE_1_MARGINING_LANE_CNTL 0x044c
#define cfgBIF_CFG_DEV1_RC_LANE_1_MARGINING_LANE_STATUS 0x044e
#define cfgBIF_CFG_DEV1_RC_LANE_2_MARGINING_LANE_CNTL 0x0450
#define cfgBIF_CFG_DEV1_RC_LANE_2_MARGINING_LANE_STATUS 0x0452
#define cfgBIF_CFG_DEV1_RC_LANE_3_MARGINING_LANE_CNTL 0x0454
#define cfgBIF_CFG_DEV1_RC_LANE_3_MARGINING_LANE_STATUS 0x0456
#define cfgBIF_CFG_DEV1_RC_LANE_4_MARGINING_LANE_CNTL 0x0458
#define cfgBIF_CFG_DEV1_RC_LANE_4_MARGINING_LANE_STATUS 0x045a
#define cfgBIF_CFG_DEV1_RC_LANE_5_MARGINING_LANE_CNTL 0x045c
#define cfgBIF_CFG_DEV1_RC_LANE_5_MARGINING_LANE_STATUS 0x045e
#define cfgBIF_CFG_DEV1_RC_LANE_6_MARGINING_LANE_CNTL 0x0460
#define cfgBIF_CFG_DEV1_RC_LANE_6_MARGINING_LANE_STATUS 0x0462
#define cfgBIF_CFG_DEV1_RC_LANE_7_MARGINING_LANE_CNTL 0x0464
#define cfgBIF_CFG_DEV1_RC_LANE_7_MARGINING_LANE_STATUS 0x0466
#define cfgBIF_CFG_DEV1_RC_LANE_8_MARGINING_LANE_CNTL 0x0468
#define cfgBIF_CFG_DEV1_RC_LANE_8_MARGINING_LANE_STATUS 0x046a
#define cfgBIF_CFG_DEV1_RC_LANE_9_MARGINING_LANE_CNTL 0x046c
#define cfgBIF_CFG_DEV1_RC_LANE_9_MARGINING_LANE_STATUS 0x046e
#define cfgBIF_CFG_DEV1_RC_LANE_10_MARGINING_LANE_CNTL 0x0470
#define cfgBIF_CFG_DEV1_RC_LANE_10_MARGINING_LANE_STATUS 0x0472
#define cfgBIF_CFG_DEV1_RC_LANE_11_MARGINING_LANE_CNTL 0x0474
#define cfgBIF_CFG_DEV1_RC_LANE_11_MARGINING_LANE_STATUS 0x0476
#define cfgBIF_CFG_DEV1_RC_LANE_12_MARGINING_LANE_CNTL 0x0478
#define cfgBIF_CFG_DEV1_RC_LANE_12_MARGINING_LANE_STATUS 0x047a
#define cfgBIF_CFG_DEV1_RC_LANE_13_MARGINING_LANE_CNTL 0x047c
#define cfgBIF_CFG_DEV1_RC_LANE_13_MARGINING_LANE_STATUS 0x047e
#define cfgBIF_CFG_DEV1_RC_LANE_14_MARGINING_LANE_CNTL 0x0480
#define cfgBIF_CFG_DEV1_RC_LANE_14_MARGINING_LANE_STATUS 0x0482
#define cfgBIF_CFG_DEV1_RC_LANE_15_MARGINING_LANE_CNTL 0x0484
#define cfgBIF_CFG_DEV1_RC_LANE_15_MARGINING_LANE_STATUS 0x0486
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf0_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF0_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF0_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF0_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF0_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF0_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF0_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF0_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF0_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF0_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF0_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF0_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF0_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF0_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF0_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF0_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF0_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF0_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF0_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF0_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF0_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF0_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF0_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF0_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF0_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF0_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF0_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF0_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC_ENH_CAP_LIST 0x0110
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG1 0x0114
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG2 0x0118
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CNTL 0x011c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_STATUS 0x011e
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CAP 0x0120
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CNTL 0x0124
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_STATUS 0x012a
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CAP 0x012c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CNTL 0x0130
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_STATUS 0x0136
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x0140
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW1 0x0144
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW2 0x0148
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SECONDARY_ENH_CAP_LIST 0x0270
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LINK_CNTL3 0x0274
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_ERROR_STATUS 0x0278
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_0_EQUALIZATION_CNTL 0x027c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_1_EQUALIZATION_CNTL 0x027e
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_2_EQUALIZATION_CNTL 0x0280
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_3_EQUALIZATION_CNTL 0x0282
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_4_EQUALIZATION_CNTL 0x0284
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_5_EQUALIZATION_CNTL 0x0286
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_6_EQUALIZATION_CNTL 0x0288
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_7_EQUALIZATION_CNTL 0x028a
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_8_EQUALIZATION_CNTL 0x028c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_9_EQUALIZATION_CNTL 0x028e
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_10_EQUALIZATION_CNTL 0x0290
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_11_EQUALIZATION_CNTL 0x0292
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_12_EQUALIZATION_CNTL 0x0294
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_13_EQUALIZATION_CNTL 0x0296
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_14_EQUALIZATION_CNTL 0x0298
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_15_EQUALIZATION_CNTL 0x029a
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_ENH_CAP_LIST 0x02b0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CAP 0x02b4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CNTL 0x02b6
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_REQ_ENH_CAP_LIST 0x02c0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_REQ_CNTL 0x02c4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PAGE_REQ_STATUS 0x02c6
#define cfgBIF_CFG_DEV0_EPF0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY 0x02c8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_OUTSTAND_PAGE_REQ_ALLOC 0x02cc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ENH_CAP_LIST 0x02f0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CAP 0x02f4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CNTL 0x02f6
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR0 0x02f8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR1 0x02fc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_RCV0 0x0300
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_RCV1 0x0304
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL0 0x0308
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL1 0x030c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_0 0x0310
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_1 0x0314
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LTR_ENH_CAP_LIST 0x0320
#define cfgBIF_CFG_DEV0_EPF0_PCIE_LTR_CAP 0x0324
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_ENH_CAP_LIST 0x0330
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CAP 0x0334
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CONTROL 0x0338
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_STATUS 0x033a
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_INITIAL_VFS 0x033c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_TOTAL_VFS 0x033e
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_NUM_VFS 0x0340
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FUNC_DEP_LINK 0x0342
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FIRST_VF_OFFSET 0x0344
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_STRIDE 0x0346
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_DEVICE_ID 0x034a
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE 0x034c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SYSTEM_PAGE_SIZE 0x0350
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_0 0x0354
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_1 0x0358
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_2 0x035c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_3 0x0360
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_4 0x0364
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_5 0x0368
#define cfgBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET 0x036c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF0_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF0_PCIE_DLF_ENH_CAP_LIST 0x0400
#define cfgBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_CAP 0x0404
#define cfgBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_STATUS 0x0408
#define cfgBIF_CFG_DEV0_EPF0_PCIE_PHY_16GT_ENH_CAP_LIST 0x0410
#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP_16GT 0x0414
#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL_16GT 0x0418
#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS_16GT 0x041c
#define cfgBIF_CFG_DEV0_EPF0_LOCAL_PARITY_MISMATCH_STATUS_16GT 0x0420
#define cfgBIF_CFG_DEV0_EPF0_RTM1_PARITY_MISMATCH_STATUS_16GT 0x0424
#define cfgBIF_CFG_DEV0_EPF0_RTM2_PARITY_MISMATCH_STATUS_16GT 0x0428
#define cfgBIF_CFG_DEV0_EPF0_LANE_0_EQUALIZATION_CNTL_16GT 0x0430
#define cfgBIF_CFG_DEV0_EPF0_LANE_1_EQUALIZATION_CNTL_16GT 0x0431
#define cfgBIF_CFG_DEV0_EPF0_LANE_2_EQUALIZATION_CNTL_16GT 0x0432
#define cfgBIF_CFG_DEV0_EPF0_LANE_3_EQUALIZATION_CNTL_16GT 0x0433
#define cfgBIF_CFG_DEV0_EPF0_LANE_4_EQUALIZATION_CNTL_16GT 0x0434
#define cfgBIF_CFG_DEV0_EPF0_LANE_5_EQUALIZATION_CNTL_16GT 0x0435
#define cfgBIF_CFG_DEV0_EPF0_LANE_6_EQUALIZATION_CNTL_16GT 0x0436
#define cfgBIF_CFG_DEV0_EPF0_LANE_7_EQUALIZATION_CNTL_16GT 0x0437
#define cfgBIF_CFG_DEV0_EPF0_LANE_8_EQUALIZATION_CNTL_16GT 0x0438
#define cfgBIF_CFG_DEV0_EPF0_LANE_9_EQUALIZATION_CNTL_16GT 0x0439
#define cfgBIF_CFG_DEV0_EPF0_LANE_10_EQUALIZATION_CNTL_16GT 0x043a
#define cfgBIF_CFG_DEV0_EPF0_LANE_11_EQUALIZATION_CNTL_16GT 0x043b
#define cfgBIF_CFG_DEV0_EPF0_LANE_12_EQUALIZATION_CNTL_16GT 0x043c
#define cfgBIF_CFG_DEV0_EPF0_LANE_13_EQUALIZATION_CNTL_16GT 0x043d
#define cfgBIF_CFG_DEV0_EPF0_LANE_14_EQUALIZATION_CNTL_16GT 0x043e
#define cfgBIF_CFG_DEV0_EPF0_LANE_15_EQUALIZATION_CNTL_16GT 0x043f
#define cfgBIF_CFG_DEV0_EPF0_PCIE_MARGINING_ENH_CAP_LIST 0x0440
#define cfgBIF_CFG_DEV0_EPF0_MARGINING_PORT_CAP 0x0444
#define cfgBIF_CFG_DEV0_EPF0_MARGINING_PORT_STATUS 0x0446
#define cfgBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_CNTL 0x0448
#define cfgBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_STATUS 0x044a
#define cfgBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_CNTL 0x044c
#define cfgBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_STATUS 0x044e
#define cfgBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_CNTL 0x0450
#define cfgBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_STATUS 0x0452
#define cfgBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_CNTL 0x0454
#define cfgBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_STATUS 0x0456
#define cfgBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_CNTL 0x0458
#define cfgBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_STATUS 0x045a
#define cfgBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_CNTL 0x045c
#define cfgBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_STATUS 0x045e
#define cfgBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_CNTL 0x0460
#define cfgBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_STATUS 0x0462
#define cfgBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_CNTL 0x0464
#define cfgBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_STATUS 0x0466
#define cfgBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_CNTL 0x0468
#define cfgBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_STATUS 0x046a
#define cfgBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_CNTL 0x046c
#define cfgBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_STATUS 0x046e
#define cfgBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_CNTL 0x0470
#define cfgBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_STATUS 0x0472
#define cfgBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_CNTL 0x0474
#define cfgBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_STATUS 0x0476
#define cfgBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_CNTL 0x0478
#define cfgBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_STATUS 0x047a
#define cfgBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_CNTL 0x047c
#define cfgBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_STATUS 0x047e
#define cfgBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_CNTL 0x0480
#define cfgBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_STATUS 0x0482
#define cfgBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_CNTL 0x0484
#define cfgBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_STATUS 0x0486
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST 0x04c0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CAP 0x04c4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CNTL 0x04c8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CAP 0x04cc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CNTL 0x04d0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CAP 0x04d4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CNTL 0x04d8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CAP 0x04dc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CNTL 0x04e0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CAP 0x04e4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CNTL 0x04e8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CAP 0x04ec
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CNTL 0x04f0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV 0x0500
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV 0x0504
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW 0x0508
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE 0x050c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS 0x0510
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL 0x0514
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0 0x0518
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1 0x051c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2 0x0520
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT 0x0524
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB 0x0528
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS 0x052c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION 0x0530
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE 0x0534
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB 0x0538
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB 0x053c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB 0x0540
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB 0x0544
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB 0x0548
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB 0x054c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB 0x0550
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB 0x0554
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB 0x0558
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB 0x055c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB 0x0560
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB 0x0564
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB 0x0568
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB 0x056c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB 0x0570
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB 0x0574
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB 0x0578
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB 0x057c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB 0x0580
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB 0x0584
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB 0x0588
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB 0x058c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB 0x0590
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB 0x0594
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB 0x0598
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB 0x059c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB 0x05a0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB 0x05a4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB 0x05a8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB 0x05ac
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB 0x05b0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0 0x05c0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1 0x05c4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2 0x05c8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3 0x05cc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4 0x05d0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5 0x05d4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6 0x05d8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7 0x05dc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8 0x05e0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0 0x05f0
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1 0x05f4
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2 0x05f8
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3 0x05fc
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4 0x0600
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5 0x0604
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6 0x0608
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7 0x060c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8 0x0610
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0 0x0620
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1 0x0624
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2 0x0628
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3 0x062c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4 0x0630
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5 0x0634
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6 0x0638
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7 0x063c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8 0x0640
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0 0x0650
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1 0x0654
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2 0x0658
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3 0x065c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4 0x0660
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5 0x0664
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6 0x0668
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7 0x066c
#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8 0x0670
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf1_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF1_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF1_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF1_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF1_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF1_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF1_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF1_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF1_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF1_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF1_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF1_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF1_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF1_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF1_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF1_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF1_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF1_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF1_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF1_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF1_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF1_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF1_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF1_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF1_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF1_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF1_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF1_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF1_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF1_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF1_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF1_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF1_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF1_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF1_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF1_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF1_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC_ENH_CAP_LIST 0x0110
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PORT_VC_CAP_REG1 0x0114
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PORT_VC_CAP_REG2 0x0118
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PORT_VC_CNTL 0x011c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PORT_VC_STATUS 0x011e
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC0_RESOURCE_CAP 0x0120
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC0_RESOURCE_CNTL 0x0124
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC0_RESOURCE_STATUS 0x012a
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC1_RESOURCE_CAP 0x012c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC1_RESOURCE_CNTL 0x0130
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VC1_RESOURCE_STATUS 0x0136
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x0140
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW1 0x0144
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW2 0x0148
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SECONDARY_ENH_CAP_LIST 0x0270
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LINK_CNTL3 0x0274
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_ERROR_STATUS 0x0278
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_0_EQUALIZATION_CNTL 0x027c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_1_EQUALIZATION_CNTL 0x027e
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_2_EQUALIZATION_CNTL 0x0280
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_3_EQUALIZATION_CNTL 0x0282
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_4_EQUALIZATION_CNTL 0x0284
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_5_EQUALIZATION_CNTL 0x0286
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_6_EQUALIZATION_CNTL 0x0288
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_7_EQUALIZATION_CNTL 0x028a
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_8_EQUALIZATION_CNTL 0x028c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_9_EQUALIZATION_CNTL 0x028e
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_10_EQUALIZATION_CNTL 0x0290
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_11_EQUALIZATION_CNTL 0x0292
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_12_EQUALIZATION_CNTL 0x0294
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_13_EQUALIZATION_CNTL 0x0296
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_14_EQUALIZATION_CNTL 0x0298
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LANE_15_EQUALIZATION_CNTL 0x029a
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ATS_ENH_CAP_LIST 0x02b0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ATS_CAP 0x02b4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ATS_CNTL 0x02b6
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PAGE_REQ_ENH_CAP_LIST 0x02c0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PAGE_REQ_CNTL 0x02c4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PAGE_REQ_STATUS 0x02c6
#define cfgBIF_CFG_DEV0_EPF1_PCIE_OUTSTAND_PAGE_REQ_CAPACITY 0x02c8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_OUTSTAND_PAGE_REQ_ALLOC 0x02cc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_ENH_CAP_LIST 0x02f0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_CAP 0x02f4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_CNTL 0x02f6
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR0 0x02f8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR1 0x02fc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_RCV0 0x0300
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_RCV1 0x0304
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL0 0x0308
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL1 0x030c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_0 0x0310
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_1 0x0314
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LTR_ENH_CAP_LIST 0x0320
#define cfgBIF_CFG_DEV0_EPF1_PCIE_LTR_CAP 0x0324
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_ENH_CAP_LIST 0x0330
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CAP 0x0334
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CONTROL 0x0338
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_STATUS 0x033a
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_INITIAL_VFS 0x033c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_TOTAL_VFS 0x033e
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_NUM_VFS 0x0340
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FUNC_DEP_LINK 0x0342
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FIRST_VF_OFFSET 0x0344
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_STRIDE 0x0346
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_DEVICE_ID 0x034a
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE 0x034c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SYSTEM_PAGE_SIZE 0x0350
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_0 0x0354
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_1 0x0358
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_2 0x035c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_3 0x0360
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_4 0x0364
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_5 0x0368
#define cfgBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET 0x036c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF1_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF1_PCIE_DLF_ENH_CAP_LIST 0x0400
#define cfgBIF_CFG_DEV0_EPF1_DATA_LINK_FEATURE_CAP 0x0404
#define cfgBIF_CFG_DEV0_EPF1_DATA_LINK_FEATURE_STATUS 0x0408
#define cfgBIF_CFG_DEV0_EPF1_PCIE_PHY_16GT_ENH_CAP_LIST 0x0410
#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP_16GT 0x0414
#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL_16GT 0x0418
#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS_16GT 0x041c
#define cfgBIF_CFG_DEV0_EPF1_LOCAL_PARITY_MISMATCH_STATUS_16GT 0x0420
#define cfgBIF_CFG_DEV0_EPF1_RTM1_PARITY_MISMATCH_STATUS_16GT 0x0424
#define cfgBIF_CFG_DEV0_EPF1_RTM2_PARITY_MISMATCH_STATUS_16GT 0x0428
#define cfgBIF_CFG_DEV0_EPF1_LANE_0_EQUALIZATION_CNTL_16GT 0x0430
#define cfgBIF_CFG_DEV0_EPF1_LANE_1_EQUALIZATION_CNTL_16GT 0x0431
#define cfgBIF_CFG_DEV0_EPF1_LANE_2_EQUALIZATION_CNTL_16GT 0x0432
#define cfgBIF_CFG_DEV0_EPF1_LANE_3_EQUALIZATION_CNTL_16GT 0x0433
#define cfgBIF_CFG_DEV0_EPF1_LANE_4_EQUALIZATION_CNTL_16GT 0x0434
#define cfgBIF_CFG_DEV0_EPF1_LANE_5_EQUALIZATION_CNTL_16GT 0x0435
#define cfgBIF_CFG_DEV0_EPF1_LANE_6_EQUALIZATION_CNTL_16GT 0x0436
#define cfgBIF_CFG_DEV0_EPF1_LANE_7_EQUALIZATION_CNTL_16GT 0x0437
#define cfgBIF_CFG_DEV0_EPF1_LANE_8_EQUALIZATION_CNTL_16GT 0x0438
#define cfgBIF_CFG_DEV0_EPF1_LANE_9_EQUALIZATION_CNTL_16GT 0x0439
#define cfgBIF_CFG_DEV0_EPF1_LANE_10_EQUALIZATION_CNTL_16GT 0x043a
#define cfgBIF_CFG_DEV0_EPF1_LANE_11_EQUALIZATION_CNTL_16GT 0x043b
#define cfgBIF_CFG_DEV0_EPF1_LANE_12_EQUALIZATION_CNTL_16GT 0x043c
#define cfgBIF_CFG_DEV0_EPF1_LANE_13_EQUALIZATION_CNTL_16GT 0x043d
#define cfgBIF_CFG_DEV0_EPF1_LANE_14_EQUALIZATION_CNTL_16GT 0x043e
#define cfgBIF_CFG_DEV0_EPF1_LANE_15_EQUALIZATION_CNTL_16GT 0x043f
#define cfgBIF_CFG_DEV0_EPF1_PCIE_MARGINING_ENH_CAP_LIST 0x0440
#define cfgBIF_CFG_DEV0_EPF1_MARGINING_PORT_CAP 0x0444
#define cfgBIF_CFG_DEV0_EPF1_MARGINING_PORT_STATUS 0x0446
#define cfgBIF_CFG_DEV0_EPF1_LANE_0_MARGINING_LANE_CNTL 0x0448
#define cfgBIF_CFG_DEV0_EPF1_LANE_0_MARGINING_LANE_STATUS 0x044a
#define cfgBIF_CFG_DEV0_EPF1_LANE_1_MARGINING_LANE_CNTL 0x044c
#define cfgBIF_CFG_DEV0_EPF1_LANE_1_MARGINING_LANE_STATUS 0x044e
#define cfgBIF_CFG_DEV0_EPF1_LANE_2_MARGINING_LANE_CNTL 0x0450
#define cfgBIF_CFG_DEV0_EPF1_LANE_2_MARGINING_LANE_STATUS 0x0452
#define cfgBIF_CFG_DEV0_EPF1_LANE_3_MARGINING_LANE_CNTL 0x0454
#define cfgBIF_CFG_DEV0_EPF1_LANE_3_MARGINING_LANE_STATUS 0x0456
#define cfgBIF_CFG_DEV0_EPF1_LANE_4_MARGINING_LANE_CNTL 0x0458
#define cfgBIF_CFG_DEV0_EPF1_LANE_4_MARGINING_LANE_STATUS 0x045a
#define cfgBIF_CFG_DEV0_EPF1_LANE_5_MARGINING_LANE_CNTL 0x045c
#define cfgBIF_CFG_DEV0_EPF1_LANE_5_MARGINING_LANE_STATUS 0x045e
#define cfgBIF_CFG_DEV0_EPF1_LANE_6_MARGINING_LANE_CNTL 0x0460
#define cfgBIF_CFG_DEV0_EPF1_LANE_6_MARGINING_LANE_STATUS 0x0462
#define cfgBIF_CFG_DEV0_EPF1_LANE_7_MARGINING_LANE_CNTL 0x0464
#define cfgBIF_CFG_DEV0_EPF1_LANE_7_MARGINING_LANE_STATUS 0x0466
#define cfgBIF_CFG_DEV0_EPF1_LANE_8_MARGINING_LANE_CNTL 0x0468
#define cfgBIF_CFG_DEV0_EPF1_LANE_8_MARGINING_LANE_STATUS 0x046a
#define cfgBIF_CFG_DEV0_EPF1_LANE_9_MARGINING_LANE_CNTL 0x046c
#define cfgBIF_CFG_DEV0_EPF1_LANE_9_MARGINING_LANE_STATUS 0x046e
#define cfgBIF_CFG_DEV0_EPF1_LANE_10_MARGINING_LANE_CNTL 0x0470
#define cfgBIF_CFG_DEV0_EPF1_LANE_10_MARGINING_LANE_STATUS 0x0472
#define cfgBIF_CFG_DEV0_EPF1_LANE_11_MARGINING_LANE_CNTL 0x0474
#define cfgBIF_CFG_DEV0_EPF1_LANE_11_MARGINING_LANE_STATUS 0x0476
#define cfgBIF_CFG_DEV0_EPF1_LANE_12_MARGINING_LANE_CNTL 0x0478
#define cfgBIF_CFG_DEV0_EPF1_LANE_12_MARGINING_LANE_STATUS 0x047a
#define cfgBIF_CFG_DEV0_EPF1_LANE_13_MARGINING_LANE_CNTL 0x047c
#define cfgBIF_CFG_DEV0_EPF1_LANE_13_MARGINING_LANE_STATUS 0x047e
#define cfgBIF_CFG_DEV0_EPF1_LANE_14_MARGINING_LANE_CNTL 0x0480
#define cfgBIF_CFG_DEV0_EPF1_LANE_14_MARGINING_LANE_STATUS 0x0482
#define cfgBIF_CFG_DEV0_EPF1_LANE_15_MARGINING_LANE_CNTL 0x0484
#define cfgBIF_CFG_DEV0_EPF1_LANE_15_MARGINING_LANE_STATUS 0x0486
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST 0x04c0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CAP 0x04c4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CNTL 0x04c8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CAP 0x04cc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CNTL 0x04d0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CAP 0x04d4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CNTL 0x04d8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CAP 0x04dc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CNTL 0x04e0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CAP 0x04e4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CNTL 0x04e8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CAP 0x04ec
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CNTL 0x04f0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV 0x0500
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV 0x0504
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW 0x0508
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE 0x050c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS 0x0510
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL 0x0514
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0 0x0518
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1 0x051c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2 0x0520
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT 0x0524
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB 0x0528
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS 0x052c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION 0x0530
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE 0x0534
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB 0x0538
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB 0x053c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB 0x0540
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB 0x0544
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB 0x0548
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB 0x054c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB 0x0550
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB 0x0554
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB 0x0558
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB 0x055c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB 0x0560
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB 0x0564
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB 0x0568
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB 0x056c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB 0x0570
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB 0x0574
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB 0x0578
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB 0x057c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB 0x0580
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB 0x0584
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB 0x0588
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB 0x058c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB 0x0590
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB 0x0594
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB 0x0598
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB 0x059c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB 0x05a0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB 0x05a4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB 0x05a8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB 0x05ac
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB 0x05b0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0 0x05c0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1 0x05c4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2 0x05c8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3 0x05cc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4 0x05d0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5 0x05d4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6 0x05d8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7 0x05dc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW8 0x05e0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0 0x05f0
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1 0x05f4
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2 0x05f8
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3 0x05fc
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4 0x0600
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5 0x0604
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6 0x0608
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7 0x060c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW8 0x0610
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0 0x0620
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1 0x0624
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2 0x0628
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3 0x062c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4 0x0630
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5 0x0634
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6 0x0638
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7 0x063c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW8 0x0640
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0 0x0650
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1 0x0654
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2 0x0658
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3 0x065c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4 0x0660
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5 0x0664
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6 0x0668
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7 0x066c
#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8 0x0670
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf2_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF2_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF2_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF2_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF2_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF2_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF2_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF2_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF2_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF2_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF2_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF2_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF2_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF2_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF2_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF2_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF2_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF2_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF2_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF2_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF2_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF2_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF2_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF2_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF2_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF2_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF2_SBRN 0x0060
#define cfgBIF_CFG_DEV0_EPF2_FLADJ 0x0061
#define cfgBIF_CFG_DEV0_EPF2_DBESL_DBESLD 0x0062
#define cfgBIF_CFG_DEV0_EPF2_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF2_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF2_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF2_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF2_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF2_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF2_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF2_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF2_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF2_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF2_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF2_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF2_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF2_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF2_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF2_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF2_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF2_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF2_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_0 0x037c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_1 0x037e
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_2 0x0380
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_3 0x0382
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_4 0x0384
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_5 0x0386
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_6 0x0388
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_7 0x038a
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_8 0x038c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_9 0x038e
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_10 0x0390
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_11 0x0392
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_12 0x0394
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_13 0x0396
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_14 0x0398
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_15 0x039a
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_16 0x039c
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_17 0x039e
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_18 0x03a0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_19 0x03a2
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_20 0x03a4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_21 0x03a6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_22 0x03a8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_23 0x03aa
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_24 0x03ac
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_25 0x03ae
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_26 0x03b0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_27 0x03b2
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_28 0x03b4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_29 0x03b6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_30 0x03b8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_31 0x03ba
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_32 0x03bc
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_33 0x03be
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_34 0x03c0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_35 0x03c2
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_36 0x03c4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_37 0x03c6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_38 0x03c8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_39 0x03ca
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_40 0x03cc
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_41 0x03ce
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_42 0x03d0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_43 0x03d2
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_44 0x03d4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_45 0x03d6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_46 0x03d8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_47 0x03da
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_48 0x03dc
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_49 0x03de
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_50 0x03e0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_51 0x03e2
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_52 0x03e4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_53 0x03e6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_54 0x03e8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_55 0x03ea
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_56 0x03ec
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_57 0x03ee
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_58 0x03f0
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_59 0x03f2
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_60 0x03f4
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_61 0x03f6
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_62 0x03f8
#define cfgBIF_CFG_DEV0_EPF2_PCIE_TPH_ST_TABLE_63 0x03fa
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf3_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF3_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF3_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF3_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF3_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF3_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF3_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF3_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF3_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF3_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF3_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF3_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF3_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF3_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF3_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF3_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF3_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF3_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF3_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF3_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF3_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF3_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF3_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF3_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF3_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF3_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF3_SBRN 0x0060
#define cfgBIF_CFG_DEV0_EPF3_FLADJ 0x0061
#define cfgBIF_CFG_DEV0_EPF3_DBESL_DBESLD 0x0062
#define cfgBIF_CFG_DEV0_EPF3_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF3_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF3_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF3_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF3_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF3_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF3_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF3_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF3_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF3_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF3_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF3_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF3_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF3_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF3_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF3_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF3_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF3_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF3_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_0 0x037c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_1 0x037e
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_2 0x0380
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_3 0x0382
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_4 0x0384
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_5 0x0386
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_6 0x0388
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_7 0x038a
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_8 0x038c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_9 0x038e
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_10 0x0390
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_11 0x0392
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_12 0x0394
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_13 0x0396
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_14 0x0398
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_15 0x039a
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_16 0x039c
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_17 0x039e
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_18 0x03a0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_19 0x03a2
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_20 0x03a4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_21 0x03a6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_22 0x03a8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_23 0x03aa
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_24 0x03ac
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_25 0x03ae
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_26 0x03b0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_27 0x03b2
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_28 0x03b4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_29 0x03b6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_30 0x03b8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_31 0x03ba
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_32 0x03bc
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_33 0x03be
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_34 0x03c0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_35 0x03c2
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_36 0x03c4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_37 0x03c6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_38 0x03c8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_39 0x03ca
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_40 0x03cc
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_41 0x03ce
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_42 0x03d0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_43 0x03d2
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_44 0x03d4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_45 0x03d6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_46 0x03d8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_47 0x03da
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_48 0x03dc
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_49 0x03de
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_50 0x03e0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_51 0x03e2
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_52 0x03e4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_53 0x03e6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_54 0x03e8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_55 0x03ea
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_56 0x03ec
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_57 0x03ee
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_58 0x03f0
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_59 0x03f2
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_60 0x03f4
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_61 0x03f6
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_62 0x03f8
#define cfgBIF_CFG_DEV0_EPF3_PCIE_TPH_ST_TABLE_63 0x03fa
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf4_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF4_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF4_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF4_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF4_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF4_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF4_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF4_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF4_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF4_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF4_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF4_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF4_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF4_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF4_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF4_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF4_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF4_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF4_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF4_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF4_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF4_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF4_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF4_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF4_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF4_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF4_SBRN 0x0060
#define cfgBIF_CFG_DEV0_EPF4_FLADJ 0x0061
#define cfgBIF_CFG_DEV0_EPF4_DBESL_DBESLD 0x0062
#define cfgBIF_CFG_DEV0_EPF4_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF4_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF4_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF4_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF4_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF4_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF4_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF4_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF4_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF4_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF4_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF4_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF4_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF4_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF4_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF4_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF4_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF4_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF4_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF4_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF4_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF4_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF4_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF4_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF4_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF4_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF4_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF4_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_0 0x037c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_1 0x037e
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_2 0x0380
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_3 0x0382
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_4 0x0384
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_5 0x0386
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_6 0x0388
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_7 0x038a
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_8 0x038c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_9 0x038e
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_10 0x0390
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_11 0x0392
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_12 0x0394
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_13 0x0396
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_14 0x0398
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_15 0x039a
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_16 0x039c
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_17 0x039e
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_18 0x03a0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_19 0x03a2
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_20 0x03a4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_21 0x03a6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_22 0x03a8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_23 0x03aa
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_24 0x03ac
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_25 0x03ae
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_26 0x03b0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_27 0x03b2
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_28 0x03b4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_29 0x03b6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_30 0x03b8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_31 0x03ba
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_32 0x03bc
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_33 0x03be
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_34 0x03c0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_35 0x03c2
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_36 0x03c4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_37 0x03c6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_38 0x03c8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_39 0x03ca
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_40 0x03cc
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_41 0x03ce
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_42 0x03d0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_43 0x03d2
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_44 0x03d4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_45 0x03d6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_46 0x03d8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_47 0x03da
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_48 0x03dc
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_49 0x03de
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_50 0x03e0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_51 0x03e2
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_52 0x03e4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_53 0x03e6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_54 0x03e8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_55 0x03ea
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_56 0x03ec
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_57 0x03ee
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_58 0x03f0
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_59 0x03f2
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_60 0x03f4
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_61 0x03f6
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_62 0x03f8
#define cfgBIF_CFG_DEV0_EPF4_PCIE_TPH_ST_TABLE_63 0x03fa
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf5_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF5_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF5_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF5_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF5_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF5_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF5_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF5_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF5_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF5_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF5_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF5_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF5_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF5_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF5_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF5_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF5_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF5_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF5_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF5_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF5_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF5_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF5_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF5_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF5_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF5_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF5_SBRN 0x0060
#define cfgBIF_CFG_DEV0_EPF5_FLADJ 0x0061
#define cfgBIF_CFG_DEV0_EPF5_DBESL_DBESLD 0x0062
#define cfgBIF_CFG_DEV0_EPF5_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF5_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF5_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF5_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF5_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF5_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF5_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF5_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF5_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF5_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF5_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF5_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF5_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF5_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF5_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF5_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF5_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF5_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF5_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF5_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF5_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF5_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF5_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF5_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF5_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF5_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF5_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF5_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_0 0x037c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_1 0x037e
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_2 0x0380
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_3 0x0382
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_4 0x0384
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_5 0x0386
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_6 0x0388
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_7 0x038a
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_8 0x038c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_9 0x038e
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_10 0x0390
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_11 0x0392
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_12 0x0394
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_13 0x0396
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_14 0x0398
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_15 0x039a
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_16 0x039c
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_17 0x039e
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_18 0x03a0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_19 0x03a2
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_20 0x03a4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_21 0x03a6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_22 0x03a8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_23 0x03aa
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_24 0x03ac
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_25 0x03ae
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_26 0x03b0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_27 0x03b2
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_28 0x03b4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_29 0x03b6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_30 0x03b8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_31 0x03ba
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_32 0x03bc
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_33 0x03be
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_34 0x03c0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_35 0x03c2
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_36 0x03c4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_37 0x03c6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_38 0x03c8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_39 0x03ca
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_40 0x03cc
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_41 0x03ce
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_42 0x03d0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_43 0x03d2
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_44 0x03d4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_45 0x03d6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_46 0x03d8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_47 0x03da
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_48 0x03dc
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_49 0x03de
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_50 0x03e0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_51 0x03e2
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_52 0x03e4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_53 0x03e6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_54 0x03e8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_55 0x03ea
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_56 0x03ec
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_57 0x03ee
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_58 0x03f0
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_59 0x03f2
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_60 0x03f4
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_61 0x03f6
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_62 0x03f8
#define cfgBIF_CFG_DEV0_EPF5_PCIE_TPH_ST_TABLE_63 0x03fa
// addressBlock: nbio_nbif0_bif_cfg_dev0_epf6_bifcfgdecp
// base address: 0x0
#define cfgBIF_CFG_DEV0_EPF6_VENDOR_ID 0x0000
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_ID 0x0002
#define cfgBIF_CFG_DEV0_EPF6_COMMAND 0x0004
#define cfgBIF_CFG_DEV0_EPF6_STATUS 0x0006
#define cfgBIF_CFG_DEV0_EPF6_REVISION_ID 0x0008
#define cfgBIF_CFG_DEV0_EPF6_PROG_INTERFACE 0x0009
#define cfgBIF_CFG_DEV0_EPF6_SUB_CLASS 0x000a
#define cfgBIF_CFG_DEV0_EPF6_BASE_CLASS 0x000b
#define cfgBIF_CFG_DEV0_EPF6_CACHE_LINE 0x000c
#define cfgBIF_CFG_DEV0_EPF6_LATENCY 0x000d
#define cfgBIF_CFG_DEV0_EPF6_HEADER 0x000e
#define cfgBIF_CFG_DEV0_EPF6_BIST 0x000f
#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_1 0x0010
#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_2 0x0014
#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_3 0x0018
#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_4 0x001c
#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_5 0x0020
#define cfgBIF_CFG_DEV0_EPF6_BASE_ADDR_6 0x0024
#define cfgBIF_CFG_DEV0_EPF6_CARDBUS_CIS_PTR 0x0028
#define cfgBIF_CFG_DEV0_EPF6_ADAPTER_ID 0x002c
#define cfgBIF_CFG_DEV0_EPF6_ROM_BASE_ADDR 0x0030
#define cfgBIF_CFG_DEV0_EPF6_CAP_PTR 0x0034
#define cfgBIF_CFG_DEV0_EPF6_INTERRUPT_LINE 0x003c
#define cfgBIF_CFG_DEV0_EPF6_INTERRUPT_PIN 0x003d
#define cfgBIF_CFG_DEV0_EPF6_MIN_GRANT 0x003e
#define cfgBIF_CFG_DEV0_EPF6_MAX_LATENCY 0x003f
#define cfgBIF_CFG_DEV0_EPF6_VENDOR_CAP_LIST 0x0048
#define cfgBIF_CFG_DEV0_EPF6_ADAPTER_ID_W 0x004c
#define cfgBIF_CFG_DEV0_EPF6_PMI_CAP_LIST 0x0050
#define cfgBIF_CFG_DEV0_EPF6_PMI_CAP 0x0052
#define cfgBIF_CFG_DEV0_EPF6_PMI_STATUS_CNTL 0x0054
#define cfgBIF_CFG_DEV0_EPF6_SBRN 0x0060
#define cfgBIF_CFG_DEV0_EPF6_FLADJ 0x0061
#define cfgBIF_CFG_DEV0_EPF6_DBESL_DBESLD 0x0062
#define cfgBIF_CFG_DEV0_EPF6_PCIE_CAP_LIST 0x0064
#define cfgBIF_CFG_DEV0_EPF6_PCIE_CAP 0x0066
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CAP 0x0068
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CNTL 0x006c
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_STATUS 0x006e
#define cfgBIF_CFG_DEV0_EPF6_LINK_CAP 0x0070
#define cfgBIF_CFG_DEV0_EPF6_LINK_CNTL 0x0074
#define cfgBIF_CFG_DEV0_EPF6_LINK_STATUS 0x0076
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CAP2 0x0088
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_CNTL2 0x008c
#define cfgBIF_CFG_DEV0_EPF6_DEVICE_STATUS2 0x008e
#define cfgBIF_CFG_DEV0_EPF6_LINK_CAP2 0x0090
#define cfgBIF_CFG_DEV0_EPF6_LINK_CNTL2 0x0094
#define cfgBIF_CFG_DEV0_EPF6_LINK_STATUS2 0x0096
#define cfgBIF_CFG_DEV0_EPF6_MSI_CAP_LIST 0x00a0
#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_CNTL 0x00a2
#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_DATA 0x00a8
#define cfgBIF_CFG_DEV0_EPF6_MSI_EXT_MSG_DATA 0x00aa
#define cfgBIF_CFG_DEV0_EPF6_MSI_MASK 0x00ac
#define cfgBIF_CFG_DEV0_EPF6_MSI_MSG_DATA_64 0x00ac
#define cfgBIF_CFG_DEV0_EPF6_MSI_EXT_MSG_DATA_64 0x00ae
#define cfgBIF_CFG_DEV0_EPF6_MSI_MASK_64 0x00b0
#define cfgBIF_CFG_DEV0_EPF6_MSI_PENDING 0x00b0
#define cfgBIF_CFG_DEV0_EPF6_MSI_PENDING_64 0x00b4
#define cfgBIF_CFG_DEV0_EPF6_MSIX_CAP_LIST 0x00c0
#define cfgBIF_CFG_DEV0_EPF6_MSIX_MSG_CNTL 0x00c2
#define cfgBIF_CFG_DEV0_EPF6_MSIX_TABLE 0x00c4
#define cfgBIF_CFG_DEV0_EPF6_MSIX_PBA 0x00c8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIF_CFG_DEV0_EPF6_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIF_CFG_DEV0_EPF6_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIF_CFG_DEV0_EPF6_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIF_CFG_DEV0_EPF6_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIF_CFG_DEV0_EPF6_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG0 0x016c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG1 0x0170
#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG2 0x0174
#define cfgBIF_CFG_DEV0_EPF6_PCIE_HDR_LOG3 0x0178
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR_ENH_CAP_LIST 0x0200
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR1_CAP 0x0204
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR1_CNTL 0x0208
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR2_CAP 0x020c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR2_CNTL 0x0210
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR3_CAP 0x0214
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR3_CNTL 0x0218
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR4_CAP 0x021c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR4_CNTL 0x0220
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR5_CAP 0x0224
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR5_CNTL 0x0228
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR6_CAP 0x022c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_BAR6_CNTL 0x0230
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_ENH_CAP_LIST 0x0240
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_DATA_SELECT 0x0244
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_DATA 0x0248
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PWR_BUDGET_CAP 0x024c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_ENH_CAP_LIST 0x0250
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_CAP 0x0254
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_LATENCY_INDICATOR 0x0258
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_STATUS 0x025c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_CNTL 0x025e
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_0 0x0260
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_1 0x0261
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_2 0x0262
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_3 0x0263
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_4 0x0264
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_5 0x0265
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_6 0x0266
#define cfgBIF_CFG_DEV0_EPF6_PCIE_DPA_SUBSTATE_PWR_ALLOC_7 0x0267
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ACS_CAP 0x02a4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ACS_CNTL 0x02a6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PASID_ENH_CAP_LIST 0x02d0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PASID_CAP 0x02d4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_PASID_CNTL 0x02d6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ARI_ENH_CAP_LIST 0x0328
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ARI_CAP 0x032c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_ARI_CNTL 0x032e
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_REQR_ENH_CAP_LIST 0x0370
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_REQR_CAP 0x0374
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_REQR_CNTL 0x0378
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_0 0x037c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_1 0x037e
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_2 0x0380
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_3 0x0382
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_4 0x0384
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_5 0x0386
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_6 0x0388
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_7 0x038a
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_8 0x038c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_9 0x038e
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_10 0x0390
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_11 0x0392
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_12 0x0394
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_13 0x0396
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_14 0x0398
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_15 0x039a
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_16 0x039c
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_17 0x039e
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_18 0x03a0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_19 0x03a2
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_20 0x03a4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_21 0x03a6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_22 0x03a8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_23 0x03aa
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_24 0x03ac
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_25 0x03ae
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_26 0x03b0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_27 0x03b2
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_28 0x03b4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_29 0x03b6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_30 0x03b8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_31 0x03ba
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_32 0x03bc
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_33 0x03be
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_34 0x03c0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_35 0x03c2
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_36 0x03c4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_37 0x03c6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_38 0x03c8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_39 0x03ca
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_40 0x03cc
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_41 0x03ce
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_42 0x03d0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_43 0x03d2
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_44 0x03d4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_45 0x03d6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_46 0x03d8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_47 0x03da
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_48 0x03dc
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_49 0x03de
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_50 0x03e0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_51 0x03e2
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_52 0x03e4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_53 0x03e6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_54 0x03e8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_55 0x03ea
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_56 0x03ec
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_57 0x03ee
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_58 0x03f0
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_59 0x03f2
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_60 0x03f4
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_61 0x03f6
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_62 0x03f8
#define cfgBIF_CFG_DEV0_EPF6_PCIE_TPH_ST_TABLE_63 0x03fa
// addressBlock: nbio_pcie0_bifplr0_cfgdecp
// base address: 0x0
#define cfgBIFPLR0_VENDOR_ID 0x0000
#define cfgBIFPLR0_DEVICE_ID 0x0002
#define cfgBIFPLR0_COMMAND 0x0004
#define cfgBIFPLR0_STATUS 0x0006
#define cfgBIFPLR0_REVISION_ID 0x0008
#define cfgBIFPLR0_PROG_INTERFACE 0x0009
#define cfgBIFPLR0_SUB_CLASS 0x000a
#define cfgBIFPLR0_BASE_CLASS 0x000b
#define cfgBIFPLR0_CACHE_LINE 0x000c
#define cfgBIFPLR0_LATENCY 0x000d
#define cfgBIFPLR0_HEADER 0x000e
#define cfgBIFPLR0_BIST 0x000f
#define cfgBIFPLR0_SUB_BUS_NUMBER_LATENCY 0x0018
#define cfgBIFPLR0_IO_BASE_LIMIT 0x001c
#define cfgBIFPLR0_SECONDARY_STATUS 0x001e
#define cfgBIFPLR0_MEM_BASE_LIMIT 0x0020
#define cfgBIFPLR0_PREF_BASE_LIMIT 0x0024
#define cfgBIFPLR0_PREF_BASE_UPPER 0x0028
#define cfgBIFPLR0_PREF_LIMIT_UPPER 0x002c
#define cfgBIFPLR0_IO_BASE_LIMIT_HI 0x0030
#define cfgBIFPLR0_CAP_PTR 0x0034
#define cfgBIFPLR0_ROM_BASE_ADDR 0x0038
#define cfgBIFPLR0_INTERRUPT_LINE 0x003c
#define cfgBIFPLR0_INTERRUPT_PIN 0x003d
#define cfgBIFPLR0_IRQ_BRIDGE_CNTL 0x003e
#define cfgBIFPLR0_EXT_BRIDGE_CNTL 0x0040
#define cfgBIFPLR0_VENDOR_CAP_LIST 0x0048
#define cfgBIFPLR0_ADAPTER_ID_W 0x004c
#define cfgBIFPLR0_PMI_CAP_LIST 0x0050
#define cfgBIFPLR0_PMI_CAP 0x0052
#define cfgBIFPLR0_PMI_STATUS_CNTL 0x0054
#define cfgBIFPLR0_PCIE_CAP_LIST 0x0058
#define cfgBIFPLR0_PCIE_CAP 0x005a
#define cfgBIFPLR0_DEVICE_CAP 0x005c
#define cfgBIFPLR0_DEVICE_CNTL 0x0060
#define cfgBIFPLR0_DEVICE_STATUS 0x0062
#define cfgBIFPLR0_LINK_CAP 0x0064
#define cfgBIFPLR0_LINK_CNTL 0x0068
#define cfgBIFPLR0_LINK_STATUS 0x006a
#define cfgBIFPLR0_SLOT_CAP 0x006c
#define cfgBIFPLR0_SLOT_CNTL 0x0070
#define cfgBIFPLR0_SLOT_STATUS 0x0072
#define cfgBIFPLR0_ROOT_CNTL 0x0074
#define cfgBIFPLR0_ROOT_CAP 0x0076
#define cfgBIFPLR0_ROOT_STATUS 0x0078
#define cfgBIFPLR0_DEVICE_CAP2 0x007c
#define cfgBIFPLR0_DEVICE_CNTL2 0x0080
#define cfgBIFPLR0_DEVICE_STATUS2 0x0082
#define cfgBIFPLR0_LINK_CAP2 0x0084
#define cfgBIFPLR0_LINK_CNTL2 0x0088
#define cfgBIFPLR0_LINK_STATUS2 0x008a
#define cfgBIFPLR0_SLOT_CAP2 0x008c
#define cfgBIFPLR0_SLOT_CNTL2 0x0090
#define cfgBIFPLR0_SLOT_STATUS2 0x0092
#define cfgBIFPLR0_MSI_CAP_LIST 0x00a0
#define cfgBIFPLR0_MSI_MSG_CNTL 0x00a2
#define cfgBIFPLR0_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIFPLR0_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIFPLR0_MSI_MSG_DATA 0x00a8
#define cfgBIFPLR0_MSI_MSG_DATA_64 0x00ac
#define cfgBIFPLR0_SSID_CAP_LIST 0x00c0
#define cfgBIFPLR0_SSID_CAP 0x00c4
#define cfgBIFPLR0_MSI_MAP_CAP_LIST 0x00c8
#define cfgBIFPLR0_MSI_MAP_CAP 0x00ca
#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIFPLR0_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIFPLR0_PCIE_VC_ENH_CAP_LIST 0x0110
#define cfgBIFPLR0_PCIE_PORT_VC_CAP_REG1 0x0114
#define cfgBIFPLR0_PCIE_PORT_VC_CAP_REG2 0x0118
#define cfgBIFPLR0_PCIE_PORT_VC_CNTL 0x011c
#define cfgBIFPLR0_PCIE_PORT_VC_STATUS 0x011e
#define cfgBIFPLR0_PCIE_VC0_RESOURCE_CAP 0x0120
#define cfgBIFPLR0_PCIE_VC0_RESOURCE_CNTL 0x0124
#define cfgBIFPLR0_PCIE_VC0_RESOURCE_STATUS 0x012a
#define cfgBIFPLR0_PCIE_VC1_RESOURCE_CAP 0x012c
#define cfgBIFPLR0_PCIE_VC1_RESOURCE_CNTL 0x0130
#define cfgBIFPLR0_PCIE_VC1_RESOURCE_STATUS 0x0136
#define cfgBIFPLR0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x0140
#define cfgBIFPLR0_PCIE_DEV_SERIAL_NUM_DW1 0x0144
#define cfgBIFPLR0_PCIE_DEV_SERIAL_NUM_DW2 0x0148
#define cfgBIFPLR0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIFPLR0_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIFPLR0_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIFPLR0_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIFPLR0_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIFPLR0_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIFPLR0_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIFPLR0_PCIE_HDR_LOG0 0x016c
#define cfgBIFPLR0_PCIE_HDR_LOG1 0x0170
#define cfgBIFPLR0_PCIE_HDR_LOG2 0x0174
#define cfgBIFPLR0_PCIE_HDR_LOG3 0x0178
#define cfgBIFPLR0_PCIE_ROOT_ERR_CMD 0x017c
#define cfgBIFPLR0_PCIE_ROOT_ERR_STATUS 0x0180
#define cfgBIFPLR0_PCIE_ERR_SRC_ID 0x0184
#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIFPLR0_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIFPLR0_PCIE_SECONDARY_ENH_CAP_LIST 0x0270
#define cfgBIFPLR0_PCIE_LINK_CNTL3 0x0274
#define cfgBIFPLR0_PCIE_LANE_ERROR_STATUS 0x0278
#define cfgBIFPLR0_PCIE_LANE_0_EQUALIZATION_CNTL 0x027c
#define cfgBIFPLR0_PCIE_LANE_1_EQUALIZATION_CNTL 0x027e
#define cfgBIFPLR0_PCIE_LANE_2_EQUALIZATION_CNTL 0x0280
#define cfgBIFPLR0_PCIE_LANE_3_EQUALIZATION_CNTL 0x0282
#define cfgBIFPLR0_PCIE_LANE_4_EQUALIZATION_CNTL 0x0284
#define cfgBIFPLR0_PCIE_LANE_5_EQUALIZATION_CNTL 0x0286
#define cfgBIFPLR0_PCIE_LANE_6_EQUALIZATION_CNTL 0x0288
#define cfgBIFPLR0_PCIE_LANE_7_EQUALIZATION_CNTL 0x028a
#define cfgBIFPLR0_PCIE_LANE_8_EQUALIZATION_CNTL 0x028c
#define cfgBIFPLR0_PCIE_LANE_9_EQUALIZATION_CNTL 0x028e
#define cfgBIFPLR0_PCIE_LANE_10_EQUALIZATION_CNTL 0x0290
#define cfgBIFPLR0_PCIE_LANE_11_EQUALIZATION_CNTL 0x0292
#define cfgBIFPLR0_PCIE_LANE_12_EQUALIZATION_CNTL 0x0294
#define cfgBIFPLR0_PCIE_LANE_13_EQUALIZATION_CNTL 0x0296
#define cfgBIFPLR0_PCIE_LANE_14_EQUALIZATION_CNTL 0x0298
#define cfgBIFPLR0_PCIE_LANE_15_EQUALIZATION_CNTL 0x029a
#define cfgBIFPLR0_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIFPLR0_PCIE_ACS_CAP 0x02a4
#define cfgBIFPLR0_PCIE_ACS_CNTL 0x02a6
#define cfgBIFPLR0_PCIE_MC_ENH_CAP_LIST 0x02f0
#define cfgBIFPLR0_PCIE_MC_CAP 0x02f4
#define cfgBIFPLR0_PCIE_MC_CNTL 0x02f6
#define cfgBIFPLR0_PCIE_MC_ADDR0 0x02f8
#define cfgBIFPLR0_PCIE_MC_ADDR1 0x02fc
#define cfgBIFPLR0_PCIE_MC_RCV0 0x0300
#define cfgBIFPLR0_PCIE_MC_RCV1 0x0304
#define cfgBIFPLR0_PCIE_MC_BLOCK_ALL0 0x0308
#define cfgBIFPLR0_PCIE_MC_BLOCK_ALL1 0x030c
#define cfgBIFPLR0_PCIE_MC_BLOCK_UNTRANSLATED_0 0x0310
#define cfgBIFPLR0_PCIE_MC_BLOCK_UNTRANSLATED_1 0x0314
#define cfgBIFPLR0_PCIE_MC_OVERLAY_BAR0 0x0318
#define cfgBIFPLR0_PCIE_MC_OVERLAY_BAR1 0x031c
#define cfgBIFPLR0_PCIE_L1_PM_SUB_CAP_LIST 0x0370
#define cfgBIFPLR0_PCIE_L1_PM_SUB_CAP 0x0374
#define cfgBIFPLR0_PCIE_L1_PM_SUB_CNTL 0x0378
#define cfgBIFPLR0_PCIE_L1_PM_SUB_CNTL2 0x037c
#define cfgBIFPLR0_PCIE_DPC_ENH_CAP_LIST 0x0380
#define cfgBIFPLR0_PCIE_DPC_CAP_LIST 0x0384
#define cfgBIFPLR0_PCIE_DPC_CNTL 0x0386
#define cfgBIFPLR0_PCIE_DPC_STATUS 0x0388
#define cfgBIFPLR0_PCIE_DPC_ERROR_SOURCE_ID 0x038a
#define cfgBIFPLR0_PCIE_RP_PIO_STATUS 0x038c
#define cfgBIFPLR0_PCIE_RP_PIO_MASK 0x0390
#define cfgBIFPLR0_PCIE_RP_PIO_SEVERITY 0x0394
#define cfgBIFPLR0_PCIE_RP_PIO_SYSERROR 0x0398
#define cfgBIFPLR0_PCIE_RP_PIO_EXCEPTION 0x039c
#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG0 0x03a0
#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG1 0x03a4
#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG2 0x03a8
#define cfgBIFPLR0_PCIE_RP_PIO_HDR_LOG3 0x03ac
#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG0 0x03b4
#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG1 0x03b8
#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG2 0x03bc
#define cfgBIFPLR0_PCIE_RP_PIO_PREFIX_LOG3 0x03c0
#define cfgBIFPLR0_PCIE_ESM_CAP_LIST 0x03c4
#define cfgBIFPLR0_PCIE_ESM_HEADER_1 0x03c8
#define cfgBIFPLR0_PCIE_ESM_HEADER_2 0x03cc
#define cfgBIFPLR0_PCIE_ESM_STATUS 0x03ce
#define cfgBIFPLR0_PCIE_ESM_CTRL 0x03d0
#define cfgBIFPLR0_PCIE_ESM_CAP_1 0x03d4
#define cfgBIFPLR0_PCIE_ESM_CAP_2 0x03d8
#define cfgBIFPLR0_PCIE_ESM_CAP_3 0x03dc
#define cfgBIFPLR0_PCIE_ESM_CAP_4 0x03e0
#define cfgBIFPLR0_PCIE_ESM_CAP_5 0x03e4
#define cfgBIFPLR0_PCIE_ESM_CAP_6 0x03e8
#define cfgBIFPLR0_PCIE_ESM_CAP_7 0x03ec
#define cfgBIFPLR0_PCIE_DLF_ENH_CAP_LIST 0x0400
#define cfgBIFPLR0_DATA_LINK_FEATURE_CAP 0x0404
#define cfgBIFPLR0_DATA_LINK_FEATURE_STATUS 0x0408
#define cfgBIFPLR0_PCIE_PHY_16GT_ENH_CAP_LIST 0x0410
#define cfgBIFPLR0_LINK_CAP_16GT 0x0414
#define cfgBIFPLR0_LINK_CNTL_16GT 0x0418
#define cfgBIFPLR0_LINK_STATUS_16GT 0x041c
#define cfgBIFPLR0_LOCAL_PARITY_MISMATCH_STATUS_16GT 0x0420
#define cfgBIFPLR0_RTM1_PARITY_MISMATCH_STATUS_16GT 0x0424
#define cfgBIFPLR0_RTM2_PARITY_MISMATCH_STATUS_16GT 0x0428
#define cfgBIFPLR0_LANE_0_EQUALIZATION_CNTL_16GT 0x0430
#define cfgBIFPLR0_LANE_1_EQUALIZATION_CNTL_16GT 0x0431
#define cfgBIFPLR0_LANE_2_EQUALIZATION_CNTL_16GT 0x0432
#define cfgBIFPLR0_LANE_3_EQUALIZATION_CNTL_16GT 0x0433
#define cfgBIFPLR0_LANE_4_EQUALIZATION_CNTL_16GT 0x0434
#define cfgBIFPLR0_LANE_5_EQUALIZATION_CNTL_16GT 0x0435
#define cfgBIFPLR0_LANE_6_EQUALIZATION_CNTL_16GT 0x0436
#define cfgBIFPLR0_LANE_7_EQUALIZATION_CNTL_16GT 0x0437
#define cfgBIFPLR0_LANE_8_EQUALIZATION_CNTL_16GT 0x0438
#define cfgBIFPLR0_LANE_9_EQUALIZATION_CNTL_16GT 0x0439
#define cfgBIFPLR0_LANE_10_EQUALIZATION_CNTL_16GT 0x043a
#define cfgBIFPLR0_LANE_11_EQUALIZATION_CNTL_16GT 0x043b
#define cfgBIFPLR0_LANE_12_EQUALIZATION_CNTL_16GT 0x043c
#define cfgBIFPLR0_LANE_13_EQUALIZATION_CNTL_16GT 0x043d
#define cfgBIFPLR0_LANE_14_EQUALIZATION_CNTL_16GT 0x043e
#define cfgBIFPLR0_LANE_15_EQUALIZATION_CNTL_16GT 0x043f
#define cfgBIFPLR0_PCIE_MARGINING_ENH_CAP_LIST 0x0440
#define cfgBIFPLR0_MARGINING_PORT_CAP 0x0444
#define cfgBIFPLR0_MARGINING_PORT_STATUS 0x0446
#define cfgBIFPLR0_LANE_0_MARGINING_LANE_CNTL 0x0448
#define cfgBIFPLR0_LANE_0_MARGINING_LANE_STATUS 0x044a
#define cfgBIFPLR0_LANE_1_MARGINING_LANE_CNTL 0x044c
#define cfgBIFPLR0_LANE_1_MARGINING_LANE_STATUS 0x044e
#define cfgBIFPLR0_LANE_2_MARGINING_LANE_CNTL 0x0450
#define cfgBIFPLR0_LANE_2_MARGINING_LANE_STATUS 0x0452
#define cfgBIFPLR0_LANE_3_MARGINING_LANE_CNTL 0x0454
#define cfgBIFPLR0_LANE_3_MARGINING_LANE_STATUS 0x0456
#define cfgBIFPLR0_LANE_4_MARGINING_LANE_CNTL 0x0458
#define cfgBIFPLR0_LANE_4_MARGINING_LANE_STATUS 0x045a
#define cfgBIFPLR0_LANE_5_MARGINING_LANE_CNTL 0x045c
#define cfgBIFPLR0_LANE_5_MARGINING_LANE_STATUS 0x045e
#define cfgBIFPLR0_LANE_6_MARGINING_LANE_CNTL 0x0460
#define cfgBIFPLR0_LANE_6_MARGINING_LANE_STATUS 0x0462
#define cfgBIFPLR0_LANE_7_MARGINING_LANE_CNTL 0x0464
#define cfgBIFPLR0_LANE_7_MARGINING_LANE_STATUS 0x0466
#define cfgBIFPLR0_LANE_8_MARGINING_LANE_CNTL 0x0468
#define cfgBIFPLR0_LANE_8_MARGINING_LANE_STATUS 0x046a
#define cfgBIFPLR0_LANE_9_MARGINING_LANE_CNTL 0x046c
#define cfgBIFPLR0_LANE_9_MARGINING_LANE_STATUS 0x046e
#define cfgBIFPLR0_LANE_10_MARGINING_LANE_CNTL 0x0470
#define cfgBIFPLR0_LANE_10_MARGINING_LANE_STATUS 0x0472
#define cfgBIFPLR0_LANE_11_MARGINING_LANE_CNTL 0x0474
#define cfgBIFPLR0_LANE_11_MARGINING_LANE_STATUS 0x0476
#define cfgBIFPLR0_LANE_12_MARGINING_LANE_CNTL 0x0478
#define cfgBIFPLR0_LANE_12_MARGINING_LANE_STATUS 0x047a
#define cfgBIFPLR0_LANE_13_MARGINING_LANE_CNTL 0x047c
#define cfgBIFPLR0_LANE_13_MARGINING_LANE_STATUS 0x047e
#define cfgBIFPLR0_LANE_14_MARGINING_LANE_CNTL 0x0480
#define cfgBIFPLR0_LANE_14_MARGINING_LANE_STATUS 0x0482
#define cfgBIFPLR0_LANE_15_MARGINING_LANE_CNTL 0x0484
#define cfgBIFPLR0_LANE_15_MARGINING_LANE_STATUS 0x0486
#define cfgBIFPLR0_PCIE_CCIX_CAP_LIST 0x0488
#define cfgBIFPLR0_PCIE_CCIX_HEADER_1 0x048c
#define cfgBIFPLR0_PCIE_CCIX_HEADER_2 0x0490
#define cfgBIFPLR0_PCIE_CCIX_CAP 0x0492
#define cfgBIFPLR0_PCIE_CCIX_ESM_REQD_CAP 0x0494
#define cfgBIFPLR0_PCIE_CCIX_ESM_OPTL_CAP 0x0498
#define cfgBIFPLR0_PCIE_CCIX_ESM_STATUS 0x049c
#define cfgBIFPLR0_PCIE_CCIX_ESM_CNTL 0x04a0
#define cfgBIFPLR0_ESM_LANE_0_EQUALIZATION_CNTL_20GT 0x04a4
#define cfgBIFPLR0_ESM_LANE_1_EQUALIZATION_CNTL_20GT 0x04a5
#define cfgBIFPLR0_ESM_LANE_2_EQUALIZATION_CNTL_20GT 0x04a6
#define cfgBIFPLR0_ESM_LANE_3_EQUALIZATION_CNTL_20GT 0x04a7
#define cfgBIFPLR0_ESM_LANE_4_EQUALIZATION_CNTL_20GT 0x04a8
#define cfgBIFPLR0_ESM_LANE_5_EQUALIZATION_CNTL_20GT 0x04a9
#define cfgBIFPLR0_ESM_LANE_6_EQUALIZATION_CNTL_20GT 0x04aa
#define cfgBIFPLR0_ESM_LANE_7_EQUALIZATION_CNTL_20GT 0x04ab
#define cfgBIFPLR0_ESM_LANE_8_EQUALIZATION_CNTL_20GT 0x04ac
#define cfgBIFPLR0_ESM_LANE_9_EQUALIZATION_CNTL_20GT 0x04ad
#define cfgBIFPLR0_ESM_LANE_10_EQUALIZATION_CNTL_20GT 0x04ae
#define cfgBIFPLR0_ESM_LANE_11_EQUALIZATION_CNTL_20GT 0x04af
#define cfgBIFPLR0_ESM_LANE_12_EQUALIZATION_CNTL_20GT 0x04b0
#define cfgBIFPLR0_ESM_LANE_13_EQUALIZATION_CNTL_20GT 0x04b1
#define cfgBIFPLR0_ESM_LANE_14_EQUALIZATION_CNTL_20GT 0x04b2
#define cfgBIFPLR0_ESM_LANE_15_EQUALIZATION_CNTL_20GT 0x04b3
#define cfgBIFPLR0_ESM_LANE_0_EQUALIZATION_CNTL_25GT 0x04b4
#define cfgBIFPLR0_ESM_LANE_1_EQUALIZATION_CNTL_25GT 0x04b5
#define cfgBIFPLR0_ESM_LANE_2_EQUALIZATION_CNTL_25GT 0x04b6
#define cfgBIFPLR0_ESM_LANE_3_EQUALIZATION_CNTL_25GT 0x04b7
#define cfgBIFPLR0_ESM_LANE_4_EQUALIZATION_CNTL_25GT 0x04b8
#define cfgBIFPLR0_ESM_LANE_5_EQUALIZATION_CNTL_25GT 0x04b9
#define cfgBIFPLR0_ESM_LANE_6_EQUALIZATION_CNTL_25GT 0x04ba
#define cfgBIFPLR0_ESM_LANE_7_EQUALIZATION_CNTL_25GT 0x04bb
#define cfgBIFPLR0_ESM_LANE_8_EQUALIZATION_CNTL_25GT 0x04bc
#define cfgBIFPLR0_ESM_LANE_9_EQUALIZATION_CNTL_25GT 0x04bd
#define cfgBIFPLR0_ESM_LANE_10_EQUALIZATION_CNTL_25GT 0x04be
#define cfgBIFPLR0_ESM_LANE_11_EQUALIZATION_CNTL_25GT 0x04bf
#define cfgBIFPLR0_ESM_LANE_12_EQUALIZATION_CNTL_25GT 0x04c0
#define cfgBIFPLR0_ESM_LANE_13_EQUALIZATION_CNTL_25GT 0x04c1
#define cfgBIFPLR0_ESM_LANE_14_EQUALIZATION_CNTL_25GT 0x04c2
#define cfgBIFPLR0_ESM_LANE_15_EQUALIZATION_CNTL_25GT 0x04c3
#define cfgBIFPLR0_PCIE_CCIX_TRANS_CAP 0x04c4
#define cfgBIFPLR0_PCIE_CCIX_TRANS_CNTL 0x04c8
// addressBlock: nbio_pcie0_bifplr1_cfgdecp
// base address: 0x0
#define cfgBIFPLR1_VENDOR_ID 0x0000
#define cfgBIFPLR1_DEVICE_ID 0x0002
#define cfgBIFPLR1_COMMAND 0x0004
#define cfgBIFPLR1_STATUS 0x0006
#define cfgBIFPLR1_REVISION_ID 0x0008
#define cfgBIFPLR1_PROG_INTERFACE 0x0009
#define cfgBIFPLR1_SUB_CLASS 0x000a
#define cfgBIFPLR1_BASE_CLASS 0x000b
#define cfgBIFPLR1_CACHE_LINE 0x000c
#define cfgBIFPLR1_LATENCY 0x000d
#define cfgBIFPLR1_HEADER 0x000e
#define cfgBIFPLR1_BIST 0x000f
#define cfgBIFPLR1_SUB_BUS_NUMBER_LATENCY 0x0018
#define cfgBIFPLR1_IO_BASE_LIMIT 0x001c
#define cfgBIFPLR1_SECONDARY_STATUS 0x001e
#define cfgBIFPLR1_MEM_BASE_LIMIT 0x0020
#define cfgBIFPLR1_PREF_BASE_LIMIT 0x0024
#define cfgBIFPLR1_PREF_BASE_UPPER 0x0028
#define cfgBIFPLR1_PREF_LIMIT_UPPER 0x002c
#define cfgBIFPLR1_IO_BASE_LIMIT_HI 0x0030
#define cfgBIFPLR1_CAP_PTR 0x0034
#define cfgBIFPLR1_ROM_BASE_ADDR 0x0038
#define cfgBIFPLR1_INTERRUPT_LINE 0x003c
#define cfgBIFPLR1_INTERRUPT_PIN 0x003d
#define cfgBIFPLR1_IRQ_BRIDGE_CNTL 0x003e
#define cfgBIFPLR1_EXT_BRIDGE_CNTL 0x0040
#define cfgBIFPLR1_VENDOR_CAP_LIST 0x0048
#define cfgBIFPLR1_ADAPTER_ID_W 0x004c
#define cfgBIFPLR1_PMI_CAP_LIST 0x0050
#define cfgBIFPLR1_PMI_CAP 0x0052
#define cfgBIFPLR1_PMI_STATUS_CNTL 0x0054
#define cfgBIFPLR1_PCIE_CAP_LIST 0x0058
#define cfgBIFPLR1_PCIE_CAP 0x005a
#define cfgBIFPLR1_DEVICE_CAP 0x005c
#define cfgBIFPLR1_DEVICE_CNTL 0x0060
#define cfgBIFPLR1_DEVICE_STATUS 0x0062
#define cfgBIFPLR1_LINK_CAP 0x0064
#define cfgBIFPLR1_LINK_CNTL 0x0068
#define cfgBIFPLR1_LINK_STATUS 0x006a
#define cfgBIFPLR1_SLOT_CAP 0x006c
#define cfgBIFPLR1_SLOT_CNTL 0x0070
#define cfgBIFPLR1_SLOT_STATUS 0x0072
#define cfgBIFPLR1_ROOT_CNTL 0x0074
#define cfgBIFPLR1_ROOT_CAP 0x0076
#define cfgBIFPLR1_ROOT_STATUS 0x0078
#define cfgBIFPLR1_DEVICE_CAP2 0x007c
#define cfgBIFPLR1_DEVICE_CNTL2 0x0080
#define cfgBIFPLR1_DEVICE_STATUS2 0x0082
#define cfgBIFPLR1_LINK_CAP2 0x0084
#define cfgBIFPLR1_LINK_CNTL2 0x0088
#define cfgBIFPLR1_LINK_STATUS2 0x008a
#define cfgBIFPLR1_SLOT_CAP2 0x008c
#define cfgBIFPLR1_SLOT_CNTL2 0x0090
#define cfgBIFPLR1_SLOT_STATUS2 0x0092
#define cfgBIFPLR1_MSI_CAP_LIST 0x00a0
#define cfgBIFPLR1_MSI_MSG_CNTL 0x00a2
#define cfgBIFPLR1_MSI_MSG_ADDR_LO 0x00a4
#define cfgBIFPLR1_MSI_MSG_ADDR_HI 0x00a8
#define cfgBIFPLR1_MSI_MSG_DATA 0x00a8
#define cfgBIFPLR1_MSI_MSG_DATA_64 0x00ac
#define cfgBIFPLR1_SSID_CAP_LIST 0x00c0
#define cfgBIFPLR1_SSID_CAP 0x00c4
#define cfgBIFPLR1_MSI_MAP_CAP_LIST 0x00c8
#define cfgBIFPLR1_MSI_MAP_CAP 0x00ca
#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST 0x0100
#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC_HDR 0x0104
#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC1 0x0108
#define cfgBIFPLR1_PCIE_VENDOR_SPECIFIC2 0x010c
#define cfgBIFPLR1_PCIE_VC_ENH_CAP_LIST 0x0110
#define cfgBIFPLR1_PCIE_PORT_VC_CAP_REG1 0x0114
#define cfgBIFPLR1_PCIE_PORT_VC_CAP_REG2 0x0118
#define cfgBIFPLR1_PCIE_PORT_VC_CNTL 0x011c
#define cfgBIFPLR1_PCIE_PORT_VC_STATUS 0x011e
#define cfgBIFPLR1_PCIE_VC0_RESOURCE_CAP 0x0120
#define cfgBIFPLR1_PCIE_VC0_RESOURCE_CNTL 0x0124
#define cfgBIFPLR1_PCIE_VC0_RESOURCE_STATUS 0x012a
#define cfgBIFPLR1_PCIE_VC1_RESOURCE_CAP 0x012c
#define cfgBIFPLR1_PCIE_VC1_RESOURCE_CNTL 0x0130
#define cfgBIFPLR1_PCIE_VC1_RESOURCE_STATUS 0x0136
#define cfgBIFPLR1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST 0x0140
#define cfgBIFPLR1_PCIE_DEV_SERIAL_NUM_DW1 0x0144
#define cfgBIFPLR1_PCIE_DEV_SERIAL_NUM_DW2 0x0148
#define cfgBIFPLR1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST 0x0150
#define cfgBIFPLR1_PCIE_UNCORR_ERR_STATUS 0x0154
#define cfgBIFPLR1_PCIE_UNCORR_ERR_MASK 0x0158
#define cfgBIFPLR1_PCIE_UNCORR_ERR_SEVERITY 0x015c
#define cfgBIFPLR1_PCIE_CORR_ERR_STATUS 0x0160
#define cfgBIFPLR1_PCIE_CORR_ERR_MASK 0x0164
#define cfgBIFPLR1_PCIE_ADV_ERR_CAP_CNTL 0x0168
#define cfgBIFPLR1_PCIE_HDR_LOG0 0x016c
#define cfgBIFPLR1_PCIE_HDR_LOG1 0x0170
#define cfgBIFPLR1_PCIE_HDR_LOG2 0x0174
#define cfgBIFPLR1_PCIE_HDR_LOG3 0x0178
#define cfgBIFPLR1_PCIE_ROOT_ERR_CMD 0x017c
#define cfgBIFPLR1_PCIE_ROOT_ERR_STATUS 0x0180
#define cfgBIFPLR1_PCIE_ERR_SRC_ID 0x0184
#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG0 0x0188
#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG1 0x018c
#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG2 0x0190
#define cfgBIFPLR1_PCIE_TLP_PREFIX_LOG3 0x0194
#define cfgBIFPLR1_PCIE_SECONDARY_ENH_CAP_LIST 0x0270
#define cfgBIFPLR1_PCIE_LINK_CNTL3 0x0274
#define cfgBIFPLR1_PCIE_LANE_ERROR_STATUS 0x0278
#define cfgBIFPLR1_PCIE_LANE_0_EQUALIZATION_CNTL 0x027c
#define cfgBIFPLR1_PCIE_LANE_1_EQUALIZATION_CNTL 0x027e
#define cfgBIFPLR1_PCIE_LANE_2_EQUALIZATION_CNTL 0x0280
#define cfgBIFPLR1_PCIE_LANE_3_EQUALIZATION_CNTL 0x0282
#define cfgBIFPLR1_PCIE_LANE_4_EQUALIZATION_CNTL 0x0284
#define cfgBIFPLR1_PCIE_LANE_5_EQUALIZATION_CNTL 0x0286
#define cfgBIFPLR1_PCIE_LANE_6_EQUALIZATION_CNTL 0x0288
#define cfgBIFPLR1_PCIE_LANE_7_EQUALIZATION_CNTL 0x028a
#define cfgBIFPLR1_PCIE_LANE_8_EQUALIZATION_CNTL 0x028c
#define cfgBIFPLR1_PCIE_LANE_9_EQUALIZATION_CNTL 0x028e
#define cfgBIFPLR1_PCIE_LANE_10_EQUALIZATION_CNTL 0x0290
#define cfgBIFPLR1_PCIE_LANE_11_EQUALIZATION_CNTL 0x0292
#define cfgBIFPLR1_PCIE_LANE_12_EQUALIZATION_CNTL 0x0294
#define cfgBIFPLR1_PCIE_LANE_13_EQUALIZATION_CNTL 0x0296
#define cfgBIFPLR1_PCIE_LANE_14_EQUALIZATION_CNTL 0x0298
#define cfgBIFPLR1_PCIE_LANE_15_EQUALIZATION_CNTL 0x029a
#define cfgBIFPLR1_PCIE_ACS_ENH_CAP_LIST 0x02a0
#define cfgBIFPLR1_PCIE_ACS_CAP 0x02a4
#define cfgBIFPLR1_PCIE_ACS_CNTL 0x02a6
#define cfgBIFPLR1_PCIE_MC_ENH_CAP_LIST 0x02f0
#define cfgBIFPLR1_PCIE_MC_CAP 0x02f4
#define cfgBIFPLR1_PCIE_MC_CNTL 0x02f6
#define cfgBIFPLR1_PCIE_MC_ADDR0 0x02f8
#define cfgBIFPLR1_PCIE_MC_ADDR1 0x02fc
#define cfgBIFPLR1_PCIE_MC_RCV0 0x0300
#define cfgBIFPLR1_PCIE_MC_RCV1 0x0304
#define cfgBIFPLR1_PCIE_MC_BLOCK_ALL0 0x0308
#define cfgBIFPLR1_PCIE_MC_BLOCK_ALL1 0x030c
#define cfgBIFPLR1_PCIE_MC_BLOCK_UNTRANSLATED_0 0x0310
#define cfgBIFPLR1_PCIE_MC_BLOCK_UNTRANSLATED_1 0x0314
#define cfgBIFPLR1_PCIE_MC_OVERLAY_BAR0 0x0318
#define cfgBIFPLR1_PCIE_MC_OVERLAY_BAR1 0x031c
#define cfgBIFPLR1_PCIE_L1_PM_SUB_CAP_LIST 0x0370
#define cfgBIFPLR1_PCIE_L1_PM_SUB_CAP 0x0374
#define cfgBIFPLR1_PCIE_L1_PM_SUB_CNTL 0x0378
#define cfgBIFPLR1_PCIE_L1_PM_SUB_CNTL2 0x037c
#define cfgBIFPLR1_PCIE_DPC_ENH_CAP_LIST 0x0380
#define cfgBIFPLR1_PCIE_DPC_CAP_LIST 0x0384
#define cfgBIFPLR1_PCIE_DPC_CNTL 0x0386
#define cfgBIFPLR1_PCIE_DPC_STATUS 0x0388
#define cfgBIFPLR1_PCIE_DPC_ERROR_SOURCE_ID 0x038a
#define cfgBIFPLR1_PCIE_RP_PIO_STATUS 0x038c
#define cfgBIFPLR1_PCIE_RP_PIO_MASK 0x0390
#define cfgBIFPLR1_PCIE_RP_PIO_SEVERITY 0x0394
#define cfgBIFPLR1_PCIE_RP_PIO_SYSERROR 0x0398
#define cfgBIFPLR1_PCIE_RP_PIO_EXCEPTION 0x039c
#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG0 0x03a0
#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG1 0x03a4
#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG2 0x03a8
#define cfgBIFPLR1_PCIE_RP_PIO_HDR_LOG3 0x03ac
#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG0 0x03b4
#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG1 0x03b8
#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG2 0x03bc
#define cfgBIFPLR1_PCIE_RP_PIO_PREFIX_LOG3 0x03c0
#define cfgBIFPLR1_PCIE_ESM_CAP_LIST 0x03c4
#define cfgBIFPLR1_PCIE_ESM_HEADER_1 0x03c8
#define cfgBIFPLR1_PCIE_ESM_HEADER_2 0x03cc
#define cfgBIFPLR1_PCIE_ESM_STATUS 0x03ce
#define cfgBIFPLR1_PCIE_ESM_CTRL 0x03d0
#define cfgBIFPLR1_PCIE_ESM_CAP_1 0x03d4
#define cfgBIFPLR1_PCIE_ESM_CAP_2 0x03d8
#define cfgBIFPLR1_PCIE_ESM_CAP_3 0x03dc
#define cfgBIFPLR1_PCIE_ESM_CAP_4 0x03e0
#define cfgBIFPLR1_PCIE_ESM_CAP_5 0x03e4
#define cfgBIFPLR1_PCIE_ESM_CAP_6 0x03e8
#define cfgBIFPLR1_PCIE_ESM_CAP_7 0x03ec
#define cfgBIFPLR1_PCIE_DLF_ENH_CAP_LIST 0x0400
#define cfgBIFPLR1_DATA_LINK_FEATURE_CAP 0x0404
#define cfgBIFPLR1_DATA_LINK_FEATURE_STATUS 0x0408
#define cfgBIFPLR1_PCIE_PHY_16GT_ENH_CAP_LIST 0x0410
#define cfgBIFPLR1_LINK_CAP_16GT 0x0414
#define cfgBIFPLR1_LINK_CNTL_16GT 0x0418
#define cfgBIFPLR1_LINK_STATUS_16GT 0x041c
#define cfgBIFPLR1_LOCAL_PARITY_MISMATCH_STATUS_16GT 0x0420
#define cfgBIFPLR1_RTM1_PARITY_MISMATCH_STATUS_16GT 0x0424
#define cfgBIFPLR1_RTM2_PARITY_MISMATCH_STATUS_16GT 0x0428
#define cfgBIFPLR1_LANE_0_EQUALIZATION_CNTL_16GT 0x0430
#define cfgBIFPLR1_LANE_1_EQUALIZATION_CNTL_16GT 0x0431
#define cfgBIFPLR1_LANE_2_EQUALIZATION_CNTL_16GT 0x0432
#define cfgBIFPLR1_LANE_3_EQUALIZATION_CNTL_16GT 0x0433
#define cfgBIFPLR1_LANE_4_EQUALIZATION_CNTL_16GT 0x0434
#define cfgBIFPLR1_LANE_5_EQUALIZATION_CNTL_16GT 0x0435
#define cfgBIFPLR1_LANE_6_EQUALIZATION_CNTL_16GT 0x0436
#define cfgBIFPLR1_LANE_7_EQUALIZATION_CNTL_16GT 0x0437
#define cfgBIFPLR1_LANE_8_EQUALIZATION_CNTL_16GT 0x0438
#define cfgBIFPLR1_LANE_9_EQUALIZATION_CNTL_16GT 0x0439
#define cfgBIFPLR1_LANE_10_EQUALIZATION_CNTL_16GT 0x043a
#define cfgBIFPLR1_LANE_11_EQUALIZATION_CNTL_16GT 0x043b
#define cfgBIFPLR1_LANE_12_EQUALIZATION_CNTL_16GT 0x043c
#define cfgBIFPLR1_LANE_13_EQUALIZATION_CNTL_16GT 0x043d
#define cfgBIFPLR1_LANE_14_EQUALIZATION_CNTL_16GT 0x043e
#define cfgBIFPLR1_LANE_15_EQUALIZATION_CNTL_16GT 0x043f
#define cfgBIFPLR1_PCIE_MARGINING_ENH_CAP_LIST 0x0440
#define cfgBIFPLR1_MARGINING_PORT_CAP 0x0444
#define cfgBIFPLR1_MARGINING_PORT_STATUS 0x0446
#define cfgBIFPLR1_LANE_0_MARGINING_LANE_CNTL 0x0448
#define cfgBIFPLR1_LANE_0_MARGINING_LANE_STATUS 0x044a
#define cfgBIFPLR1_LANE_1_MARGINING_LANE_CNTL 0x044c
#define cfgBIFPLR1_LANE_1_MARGINING_LANE_STATUS 0x044e
#define cfgBIFPLR1_LANE_2_MARGINING_LANE_CNTL 0x0450
#define cfgBIFPLR1_LANE_2_MARGINING_LANE_STATUS 0x0452
#define cfgBIFPLR1_LANE_3_MARGINING_LANE_CNTL 0x0454
#define cfgBIFPLR1_LANE_3_MARGINING_LANE_STATUS 0x0456
#define cfgBIFPLR1_LANE_4_MARGINING_LANE_CNTL 0x0458