| /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ |
| /* |
| * Copyright (c) 2022 Qualcomm Innovation Center, Inc. All rights reserved. |
| */ |
| |
| #ifndef _DT_BINDINGS_CLK_QCOM_GCC_IPQ5332_H |
| #define _DT_BINDINGS_CLK_QCOM_GCC_IPQ5332_H |
| |
| #define GPLL0_MAIN 0 |
| #define GPLL0 1 |
| #define GPLL2_MAIN 2 |
| #define GPLL2 3 |
| #define GPLL4_MAIN 4 |
| #define GPLL4 5 |
| #define GCC_ADSS_PWM_CLK 6 |
| #define GCC_ADSS_PWM_CLK_SRC 7 |
| #define GCC_AHB_CLK 8 |
| #define GCC_APSS_AXI_CLK_SRC 9 |
| #define GCC_BLSP1_AHB_CLK 10 |
| #define GCC_BLSP1_QUP1_I2C_APPS_CLK 11 |
| #define GCC_BLSP1_QUP1_SPI_APPS_CLK 12 |
| #define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC 13 |
| #define GCC_BLSP1_QUP2_I2C_APPS_CLK 14 |
| #define GCC_BLSP1_QUP2_SPI_APPS_CLK 15 |
| #define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC 16 |
| #define GCC_BLSP1_QUP3_I2C_APPS_CLK 17 |
| #define GCC_BLSP1_QUP3_SPI_APPS_CLK 18 |
| #define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC 19 |
| #define GCC_BLSP1_SLEEP_CLK 20 |
| #define GCC_BLSP1_UART1_APPS_CLK 21 |
| #define GCC_BLSP1_UART1_APPS_CLK_SRC 22 |
| #define GCC_BLSP1_UART2_APPS_CLK 23 |
| #define GCC_BLSP1_UART2_APPS_CLK_SRC 24 |
| #define GCC_BLSP1_UART3_APPS_CLK 25 |
| #define GCC_BLSP1_UART3_APPS_CLK_SRC 26 |
| #define GCC_CE_AHB_CLK 27 |
| #define GCC_CE_AXI_CLK 28 |
| #define GCC_CE_PCNOC_AHB_CLK 29 |
| #define GCC_CMN_12GPLL_AHB_CLK 30 |
| #define GCC_CMN_12GPLL_APU_CLK 31 |
| #define GCC_CMN_12GPLL_SYS_CLK 32 |
| #define GCC_GP1_CLK 33 |
| #define GCC_GP1_CLK_SRC 34 |
| #define GCC_GP2_CLK 35 |
| #define GCC_GP2_CLK_SRC 36 |
| #define GCC_LPASS_CORE_AXIM_CLK 37 |
| #define GCC_LPASS_SWAY_CLK 38 |
| #define GCC_LPASS_SWAY_CLK_SRC 39 |
| #define GCC_MDIO_AHB_CLK 40 |
| #define GCC_MDIO_SLAVE_AHB_CLK 41 |
| #define GCC_MEM_NOC_Q6_AXI_CLK 42 |
| #define GCC_MEM_NOC_TS_CLK 43 |
| #define GCC_NSS_TS_CLK 44 |
| #define GCC_NSS_TS_CLK_SRC 45 |
| #define GCC_NSSCC_CLK 46 |
| #define GCC_NSSCFG_CLK 47 |
| #define GCC_NSSNOC_ATB_CLK 48 |
| #define GCC_NSSNOC_NSSCC_CLK 49 |
| #define GCC_NSSNOC_QOSGEN_REF_CLK 50 |
| #define GCC_NSSNOC_SNOC_1_CLK 51 |
| #define GCC_NSSNOC_SNOC_CLK 52 |
| #define GCC_NSSNOC_TIMEOUT_REF_CLK 53 |
| #define GCC_NSSNOC_XO_DCD_CLK 54 |
| #define GCC_PCIE3X1_0_AHB_CLK 55 |
| #define GCC_PCIE3X1_0_AUX_CLK 56 |
| #define GCC_PCIE3X1_0_AXI_CLK_SRC 57 |
| #define GCC_PCIE3X1_0_AXI_M_CLK 58 |
| #define GCC_PCIE3X1_0_AXI_S_BRIDGE_CLK 59 |
| #define GCC_PCIE3X1_0_AXI_S_CLK 60 |
| #define GCC_PCIE3X1_0_PIPE_CLK 61 |
| #define GCC_PCIE3X1_0_RCHG_CLK 62 |
| #define GCC_PCIE3X1_0_RCHG_CLK_SRC 63 |
| #define GCC_PCIE3X1_1_AHB_CLK 64 |
| #define GCC_PCIE3X1_1_AUX_CLK 65 |
| #define GCC_PCIE3X1_1_AXI_CLK_SRC 66 |
| #define GCC_PCIE3X1_1_AXI_M_CLK 67 |
| #define GCC_PCIE3X1_1_AXI_S_BRIDGE_CLK 68 |
| #define GCC_PCIE3X1_1_AXI_S_CLK 69 |
| #define GCC_PCIE3X1_1_PIPE_CLK 70 |
| #define GCC_PCIE3X1_1_RCHG_CLK 71 |
| #define GCC_PCIE3X1_1_RCHG_CLK_SRC 72 |
| #define GCC_PCIE3X1_PHY_AHB_CLK 73 |
| #define GCC_PCIE3X2_AHB_CLK 74 |
| #define GCC_PCIE3X2_AUX_CLK 75 |
| #define GCC_PCIE3X2_AXI_M_CLK 76 |
| #define GCC_PCIE3X2_AXI_M_CLK_SRC 77 |
| #define GCC_PCIE3X2_AXI_S_BRIDGE_CLK 78 |
| #define GCC_PCIE3X2_AXI_S_CLK 79 |
| #define GCC_PCIE3X2_AXI_S_CLK_SRC 80 |
| #define GCC_PCIE3X2_PHY_AHB_CLK 81 |
| #define GCC_PCIE3X2_PIPE_CLK 82 |
| #define GCC_PCIE3X2_RCHG_CLK 83 |
| #define GCC_PCIE3X2_RCHG_CLK_SRC 84 |
| #define GCC_PCIE_AUX_CLK_SRC 85 |
| #define GCC_PCNOC_AT_CLK 86 |
| #define GCC_PCNOC_BFDCD_CLK_SRC 87 |
| #define GCC_PCNOC_LPASS_CLK 88 |
| #define GCC_PRNG_AHB_CLK 89 |
| #define GCC_Q6_AHB_CLK 90 |
| #define GCC_Q6_AHB_S_CLK 91 |
| #define GCC_Q6_AXIM_CLK 92 |
| #define GCC_Q6_AXIM_CLK_SRC 93 |
| #define GCC_Q6_AXIS_CLK 94 |
| #define GCC_Q6_TSCTR_1TO2_CLK 95 |
| #define GCC_Q6SS_ATBM_CLK 96 |
| #define GCC_Q6SS_PCLKDBG_CLK 97 |
| #define GCC_Q6SS_TRIG_CLK 98 |
| #define GCC_QDSS_AT_CLK 99 |
| #define GCC_QDSS_AT_CLK_SRC 100 |
| #define GCC_QDSS_CFG_AHB_CLK 101 |
| #define GCC_QDSS_DAP_AHB_CLK 102 |
| #define GCC_QDSS_DAP_CLK 103 |
| #define GCC_QDSS_DAP_DIV_CLK_SRC 104 |
| #define GCC_QDSS_ETR_USB_CLK 105 |
| #define GCC_QDSS_EUD_AT_CLK 106 |
| #define GCC_QDSS_TSCTR_CLK_SRC 107 |
| #define GCC_QPIC_AHB_CLK 108 |
| #define GCC_QPIC_CLK 109 |
| #define GCC_QPIC_IO_MACRO_CLK 110 |
| #define GCC_QPIC_IO_MACRO_CLK_SRC 111 |
| #define GCC_QPIC_SLEEP_CLK 112 |
| #define GCC_SDCC1_AHB_CLK 113 |
| #define GCC_SDCC1_APPS_CLK 114 |
| #define GCC_SDCC1_APPS_CLK_SRC 115 |
| #define GCC_SLEEP_CLK_SRC 116 |
| #define GCC_SNOC_LPASS_CFG_CLK 117 |
| #define GCC_SNOC_NSSNOC_1_CLK 118 |
| #define GCC_SNOC_NSSNOC_CLK 119 |
| #define GCC_SNOC_PCIE3_1LANE_1_M_CLK 120 |
| #define GCC_SNOC_PCIE3_1LANE_1_S_CLK 121 |
| #define GCC_SNOC_PCIE3_1LANE_M_CLK 122 |
| #define GCC_SNOC_PCIE3_1LANE_S_CLK 123 |
| #define GCC_SNOC_PCIE3_2LANE_M_CLK 124 |
| #define GCC_SNOC_PCIE3_2LANE_S_CLK 125 |
| #define GCC_SNOC_USB_CLK 126 |
| #define GCC_SYS_NOC_AT_CLK 127 |
| #define GCC_SYS_NOC_WCSS_AHB_CLK 128 |
| #define GCC_SYSTEM_NOC_BFDCD_CLK_SRC 129 |
| #define GCC_UNIPHY0_AHB_CLK 130 |
| #define GCC_UNIPHY0_SYS_CLK 131 |
| #define GCC_UNIPHY1_AHB_CLK 132 |
| #define GCC_UNIPHY1_SYS_CLK 133 |
| #define GCC_UNIPHY_SYS_CLK_SRC 134 |
| #define GCC_USB0_AUX_CLK 135 |
| #define GCC_USB0_AUX_CLK_SRC 136 |
| #define GCC_USB0_EUD_AT_CLK 137 |
| #define GCC_USB0_LFPS_CLK 138 |
| #define GCC_USB0_LFPS_CLK_SRC 139 |
| #define GCC_USB0_MASTER_CLK 140 |
| #define GCC_USB0_MASTER_CLK_SRC 141 |
| #define GCC_USB0_MOCK_UTMI_CLK 142 |
| #define GCC_USB0_MOCK_UTMI_CLK_SRC 143 |
| #define GCC_USB0_MOCK_UTMI_DIV_CLK_SRC 144 |
| #define GCC_USB0_PHY_CFG_AHB_CLK 145 |
| #define GCC_USB0_PIPE_CLK 146 |
| #define GCC_USB0_SLEEP_CLK 147 |
| #define GCC_WCSS_AHB_CLK_SRC 148 |
| #define GCC_WCSS_AXIM_CLK 149 |
| #define GCC_WCSS_AXIS_CLK 150 |
| #define GCC_WCSS_DBG_IFC_APB_BDG_CLK 151 |
| #define GCC_WCSS_DBG_IFC_APB_CLK 152 |
| #define GCC_WCSS_DBG_IFC_ATB_BDG_CLK 153 |
| #define GCC_WCSS_DBG_IFC_ATB_CLK 154 |
| #define GCC_WCSS_DBG_IFC_NTS_BDG_CLK 155 |
| #define GCC_WCSS_DBG_IFC_NTS_CLK 156 |
| #define GCC_WCSS_ECAHB_CLK 157 |
| #define GCC_WCSS_MST_ASYNC_BDG_CLK 158 |
| #define GCC_WCSS_SLV_ASYNC_BDG_CLK 159 |
| #define GCC_XO_CLK 160 |
| #define GCC_XO_CLK_SRC 161 |
| #define GCC_XO_DIV4_CLK 162 |
| #define GCC_IM_SLEEP_CLK 163 |
| #define GCC_NSSNOC_PCNOC_1_CLK 164 |
| #define GCC_MEM_NOC_AHB_CLK 165 |
| #define GCC_MEM_NOC_APSS_AXI_CLK 166 |
| #define GCC_SNOC_QOSGEN_EXTREF_DIV_CLK_SRC 167 |
| #define GCC_MEM_NOC_QOSGEN_EXTREF_CLK 168 |
| #define GCC_PCIE3X2_PIPE_CLK_SRC 169 |
| #define GCC_PCIE3X1_0_PIPE_CLK_SRC 170 |
| #define GCC_PCIE3X1_1_PIPE_CLK_SRC 171 |
| #define GCC_USB0_PIPE_CLK_SRC 172 |
| |
| #define GCC_ADSS_BCR 0 |
| #define GCC_ADSS_PWM_CLK_ARES 1 |
| #define GCC_AHB_CLK_ARES 2 |
| #define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR 3 |
| #define GCC_APC0_VOLTAGE_DROOP_DETECTOR_GPLL0_CLK_ARES 4 |
| #define GCC_APSS_AHB_CLK_ARES 5 |
| #define GCC_APSS_AXI_CLK_ARES 6 |
| #define GCC_BLSP1_AHB_CLK_ARES 7 |
| #define GCC_BLSP1_BCR 8 |
| #define GCC_BLSP1_QUP1_BCR 9 |
| #define GCC_BLSP1_QUP1_I2C_APPS_CLK_ARES 10 |
| #define GCC_BLSP1_QUP1_SPI_APPS_CLK_ARES 11 |
| #define GCC_BLSP1_QUP2_BCR 12 |
| #define GCC_BLSP1_QUP2_I2C_APPS_CLK_ARES 13 |
| #define GCC_BLSP1_QUP2_SPI_APPS_CLK_ARES 14 |
| #define GCC_BLSP1_QUP3_BCR 15 |
| #define GCC_BLSP1_QUP3_I2C_APPS_CLK_ARES 16 |
| #define GCC_BLSP1_QUP3_SPI_APPS_CLK_ARES 17 |
| #define GCC_BLSP1_SLEEP_CLK_ARES 18 |
| #define GCC_BLSP1_UART1_APPS_CLK_ARES 19 |
| #define GCC_BLSP1_UART1_BCR 20 |
| #define GCC_BLSP1_UART2_APPS_CLK_ARES 21 |
| #define GCC_BLSP1_UART2_BCR 22 |
| #define GCC_BLSP1_UART3_APPS_CLK_ARES 23 |
| #define GCC_BLSP1_UART3_BCR 24 |
| #define GCC_CE_BCR 25 |
| #define GCC_CMN_BLK_BCR 26 |
| #define GCC_CMN_LDO0_BCR 27 |
| #define GCC_CMN_LDO1_BCR 28 |
| #define GCC_DCC_BCR 29 |
| #define GCC_GP1_CLK_ARES 30 |
| #define GCC_GP2_CLK_ARES 31 |
| #define GCC_LPASS_BCR 32 |
| #define GCC_LPASS_CORE_AXIM_CLK_ARES 33 |
| #define GCC_LPASS_SWAY_CLK_ARES 34 |
| #define GCC_MDIOM_BCR 35 |
| #define GCC_MDIOS_BCR 36 |
| #define GCC_NSS_BCR 37 |
| #define GCC_NSS_TS_CLK_ARES 38 |
| #define GCC_NSSCC_CLK_ARES 39 |
| #define GCC_NSSCFG_CLK_ARES 40 |
| #define GCC_NSSNOC_ATB_CLK_ARES 41 |
| #define GCC_NSSNOC_NSSCC_CLK_ARES 42 |
| #define GCC_NSSNOC_QOSGEN_REF_CLK_ARES 43 |
| #define GCC_NSSNOC_SNOC_1_CLK_ARES 44 |
| #define GCC_NSSNOC_SNOC_CLK_ARES 45 |
| #define GCC_NSSNOC_TIMEOUT_REF_CLK_ARES 46 |
| #define GCC_NSSNOC_XO_DCD_CLK_ARES 47 |
| #define GCC_PCIE3X1_0_AHB_CLK_ARES 48 |
| #define GCC_PCIE3X1_0_AUX_CLK_ARES 49 |
| #define GCC_PCIE3X1_0_AXI_M_CLK_ARES 50 |
| #define GCC_PCIE3X1_0_AXI_S_BRIDGE_CLK_ARES 51 |
| #define GCC_PCIE3X1_0_AXI_S_CLK_ARES 52 |
| #define GCC_PCIE3X1_0_BCR 53 |
| #define GCC_PCIE3X1_0_LINK_DOWN_BCR 54 |
| #define GCC_PCIE3X1_0_PHY_BCR 55 |
| #define GCC_PCIE3X1_0_PHY_PHY_BCR 56 |
| #define GCC_PCIE3X1_1_AHB_CLK_ARES 57 |
| #define GCC_PCIE3X1_1_AUX_CLK_ARES 58 |
| #define GCC_PCIE3X1_1_AXI_M_CLK_ARES 59 |
| #define GCC_PCIE3X1_1_AXI_S_BRIDGE_CLK_ARES 60 |
| #define GCC_PCIE3X1_1_AXI_S_CLK_ARES 61 |
| #define GCC_PCIE3X1_1_BCR 62 |
| #define GCC_PCIE3X1_1_LINK_DOWN_BCR 63 |
| #define GCC_PCIE3X1_1_PHY_BCR 64 |
| #define GCC_PCIE3X1_1_PHY_PHY_BCR 65 |
| #define GCC_PCIE3X1_PHY_AHB_CLK_ARES 66 |
| #define GCC_PCIE3X2_AHB_CLK_ARES 67 |
| #define GCC_PCIE3X2_AUX_CLK_ARES 68 |
| #define GCC_PCIE3X2_AXI_M_CLK_ARES 69 |
| #define GCC_PCIE3X2_AXI_S_BRIDGE_CLK_ARES 70 |
| #define GCC_PCIE3X2_AXI_S_CLK_ARES 71 |
| #define GCC_PCIE3X2_BCR 72 |
| #define GCC_PCIE3X2_LINK_DOWN_BCR 73 |
| #define GCC_PCIE3X2_PHY_AHB_CLK_ARES 74 |
| #define GCC_PCIE3X2_PHY_BCR 75 |
| #define GCC_PCIE3X2PHY_PHY_BCR 76 |
| #define GCC_PCNOC_BCR 77 |
| #define GCC_PCNOC_LPASS_CLK_ARES 78 |
| #define GCC_PRNG_AHB_CLK_ARES 79 |
| #define GCC_PRNG_BCR 80 |
| #define GCC_Q6_AHB_CLK_ARES 81 |
| #define GCC_Q6_AHB_S_CLK_ARES 82 |
| #define GCC_Q6_AXIM_CLK_ARES 83 |
| #define GCC_Q6_AXIS_CLK_ARES 84 |
| #define GCC_Q6_TSCTR_1TO2_CLK_ARES 85 |
| #define GCC_Q6SS_ATBM_CLK_ARES 86 |
| #define GCC_Q6SS_PCLKDBG_CLK_ARES 87 |
| #define GCC_Q6SS_TRIG_CLK_ARES 88 |
| #define GCC_QDSS_APB2JTAG_CLK_ARES 89 |
| #define GCC_QDSS_AT_CLK_ARES 90 |
| #define GCC_QDSS_BCR 91 |
| #define GCC_QDSS_CFG_AHB_CLK_ARES 92 |
| #define GCC_QDSS_DAP_AHB_CLK_ARES 93 |
| #define GCC_QDSS_DAP_CLK_ARES 94 |
| #define GCC_QDSS_ETR_USB_CLK_ARES 95 |
| #define GCC_QDSS_EUD_AT_CLK_ARES 96 |
| #define GCC_QDSS_STM_CLK_ARES 97 |
| #define GCC_QDSS_TRACECLKIN_CLK_ARES 98 |
| #define GCC_QDSS_TS_CLK_ARES 99 |
| #define GCC_QDSS_TSCTR_DIV16_CLK_ARES 100 |
| #define GCC_QDSS_TSCTR_DIV2_CLK_ARES 101 |
| #define GCC_QDSS_TSCTR_DIV3_CLK_ARES 102 |
| #define GCC_QDSS_TSCTR_DIV4_CLK_ARES 103 |
| #define GCC_QDSS_TSCTR_DIV8_CLK_ARES 104 |
| #define GCC_QPIC_AHB_CLK_ARES 105 |
| #define GCC_QPIC_CLK_ARES 106 |
| #define GCC_QPIC_BCR 107 |
| #define GCC_QPIC_IO_MACRO_CLK_ARES 108 |
| #define GCC_QPIC_SLEEP_CLK_ARES 109 |
| #define GCC_QUSB2_0_PHY_BCR 110 |
| #define GCC_SDCC1_AHB_CLK_ARES 111 |
| #define GCC_SDCC1_APPS_CLK_ARES 112 |
| #define GCC_SDCC_BCR 113 |
| #define GCC_SNOC_BCR 114 |
| #define GCC_SNOC_LPASS_CFG_CLK_ARES 115 |
| #define GCC_SNOC_NSSNOC_1_CLK_ARES 116 |
| #define GCC_SNOC_NSSNOC_CLK_ARES 117 |
| #define GCC_SYS_NOC_QDSS_STM_AXI_CLK_ARES 118 |
| #define GCC_SYS_NOC_WCSS_AHB_CLK_ARES 119 |
| #define GCC_UNIPHY0_AHB_CLK_ARES 120 |
| #define GCC_UNIPHY0_BCR 121 |
| #define GCC_UNIPHY0_SYS_CLK_ARES 122 |
| #define GCC_UNIPHY1_AHB_CLK_ARES 123 |
| #define GCC_UNIPHY1_BCR 124 |
| #define GCC_UNIPHY1_SYS_CLK_ARES 125 |
| #define GCC_USB0_AUX_CLK_ARES 126 |
| #define GCC_USB0_EUD_AT_CLK_ARES 127 |
| #define GCC_USB0_LFPS_CLK_ARES 128 |
| #define GCC_USB0_MASTER_CLK_ARES 129 |
| #define GCC_USB0_MOCK_UTMI_CLK_ARES 130 |
| #define GCC_USB0_PHY_BCR 131 |
| #define GCC_USB0_PHY_CFG_AHB_CLK_ARES 132 |
| #define GCC_USB0_SLEEP_CLK_ARES 133 |
| #define GCC_USB3PHY_0_PHY_BCR 134 |
| #define GCC_USB_BCR 135 |
| #define GCC_WCSS_AXIM_CLK_ARES 136 |
| #define GCC_WCSS_AXIS_CLK_ARES 137 |
| #define GCC_WCSS_BCR 138 |
| #define GCC_WCSS_DBG_IFC_APB_BDG_CLK_ARES 139 |
| #define GCC_WCSS_DBG_IFC_APB_CLK_ARES 140 |
| #define GCC_WCSS_DBG_IFC_ATB_BDG_CLK_ARES 141 |
| #define GCC_WCSS_DBG_IFC_ATB_CLK_ARES 142 |
| #define GCC_WCSS_DBG_IFC_NTS_BDG_CLK_ARES 143 |
| #define GCC_WCSS_DBG_IFC_NTS_CLK_ARES 144 |
| #define GCC_WCSS_ECAHB_CLK_ARES 145 |
| #define GCC_WCSS_MST_ASYNC_BDG_CLK_ARES 146 |
| #define GCC_WCSS_Q6_BCR 147 |
| #define GCC_WCSS_SLV_ASYNC_BDG_CLK_ARES 148 |
| #define GCC_XO_CLK_ARES 149 |
| #define GCC_XO_DIV4_CLK_ARES 150 |
| #define GCC_Q6SS_DBG_ARES 151 |
| #define GCC_WCSS_DBG_BDG_ARES 152 |
| #define GCC_WCSS_DBG_ARES 153 |
| #define GCC_WCSS_AXI_S_ARES 154 |
| #define GCC_WCSS_AXI_M_ARES 155 |
| #define GCC_WCSSAON_ARES 156 |
| #define GCC_PCIE3X2_PIPE_ARES 157 |
| #define GCC_PCIE3X2_CORE_STICKY_ARES 158 |
| #define GCC_PCIE3X2_AXI_S_STICKY_ARES 159 |
| #define GCC_PCIE3X2_AXI_M_STICKY_ARES 160 |
| #define GCC_PCIE3X1_0_PIPE_ARES 161 |
| #define GCC_PCIE3X1_0_CORE_STICKY_ARES 162 |
| #define GCC_PCIE3X1_0_AXI_S_STICKY_ARES 163 |
| #define GCC_PCIE3X1_0_AXI_M_STICKY_ARES 164 |
| #define GCC_PCIE3X1_1_PIPE_ARES 165 |
| #define GCC_PCIE3X1_1_CORE_STICKY_ARES 166 |
| #define GCC_PCIE3X1_1_AXI_S_STICKY_ARES 167 |
| #define GCC_PCIE3X1_1_AXI_M_STICKY_ARES 168 |
| #define GCC_IM_SLEEP_CLK_ARES 169 |
| #define GCC_NSSNOC_PCNOC_1_CLK_ARES 170 |
| #define GCC_UNIPHY0_XPCS_ARES 171 |
| #define GCC_UNIPHY1_XPCS_ARES 172 |
| #endif |
